[实用新型]SET/MOS混合电路构成的阈值逻辑型超前进位加法器

摘要

本实用新型涉及SET/MOS混合电路构成的阈值逻辑型超前进位加法器，其由超前进位逻辑模块、第一加法运算模块和第二加法运算模块构成；利用单电子晶体管与MOS管混合结构所具有的库仑阻塞振荡效应和多栅输入特性，实现了基于阈值逻辑的超前进位加法器。由于阈值逻辑强大的逻辑功能，该电路仅由10个阈值逻辑门构成，整个电路仅消耗30个器件。与传统的纯CMOS超前进位加法器相比而言，该阈值逻辑型超前进位加法器的电路结构大大简化，管子数目显著减少，电路功耗进一步下降。该阈值逻辑型超前进位加法器有望在微处理器、数字信号处理器等领域中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。

主权项

一种SET/MOS混合电路构成的阈值逻辑型超前进位加法器，其特征在于：由超前进位逻辑模块、第一加法运算模块和第二加法运算模块构成；所述第一加法运算模块包括信号输入端x0、y0、c0，输出端s0、p0、g0，第一、二两输入SET/MOS混合电路，第一三输入SET/MOS混合电路以及第一四输入SET/MOS混合电路；所述第一、第二、第一三、第一四输入SET/MOS混合电路的第一、二输入端分别对应连接到所述信号输入端x0、y0，所述第一三输入SET/MOS混合电路的第三输入端连接到所述信号输入端c0，所述第一三输入SET/MOS混合电路的输出端与所述第一四输入SET/MOS混合电路的第四输入端连接；所述第一、第二、第一四输入SET/MOS混合电路的输出端分别对应与所述输出端p0、g0 、s0连接；所述第二加法运算模块包括信号输入端x1、y1、c1，输出端s1、p1、g1，第三、四两输入SET/MOS混合电路，第二三输入SET/MOS混合电路以及第二四输入SET/MOS混合电路；所述第三、第四、第二三、第二四输入SET/MOS混合电路的第一、二输入端分别对应连接到所述信号输入端x1、y1，所述第二三输入SET/MOS混合电路的第三输入端连接到所述信号输入端c1，所述第二三输入SET/MOS混合电路的输出端与所述第二四输入SET/MOS混合电路的第四输入端连接；所述第三、第四、第二四输入SET/MOS混合电路的输出端分别对应与所述输出端p1、g1 、s1连接；所述超前进位逻辑模块由第三三输入SET/MOS混合电路和五输入SET/MOS混合电路构成，第三三、五输入SET/MOS混合电路的第一、二、三输入端分别对应连接到所述信号输入端c0、输出端p0、g0 ；所述五输入SET/MOS混合电路的第四、五输入端分别对应连接到所述输出端p1、g1；所述第三三、五输入SET/MOS混合电路的输出端分别对应连接到信号输入端c1、c2。