[实用新型]一种超低压启动的低功耗升压式DC-DC转换器

摘要

本实用新型公开一种超低压启动的低功耗升压式DC-DC转换器，其特征在于，控制芯片100内部固定连接设置内部电源选择101、内部基准与偏置102、PMOS功率管(high-side)103、NMOS功率管(low-side)104、电感电流侦测电阻105、前沿消隐单元106、逐周期过流保护比较器107、PWM(脉宽调制)比较器108、控制逻辑与驱动109、振荡器110、超低压振荡器111、待机信号处理112、空载侦测比较器113、误差放大器114、输出电压反馈分压电阻115、输出电压反馈分压电阻116、控制开关118和使能117。本实用新型特别适合用于手机后备电源、移动电源的升压应用。

主权项

一种超低压启动的低功耗升压式DC‑DC转换器，其特征在于，控制芯片(100)内部固定连接设置内部电源选择(101)、内部基准与偏置(102)、PMOS功率管high‑side(103)、NMOS功率管low‑side(104)、电感电流侦测电阻(105)、前沿消隐单元(106)、逐周期过流保护比较器(107)、PWM脉宽调制比较器(108)、控制逻辑与驱动(109)、振荡器(110)、超低压振荡器(111)、待机信号处理(112)、空载侦测比较器(113)、误差放大器(114)、输出电压反馈分压电阻(115)、输出电压反馈分压电阻(116)、控制开关(118)和使能(117)，内部电源选择电路(101)分别与PMOS功率管high‑side(103)的漏端，控制开关(118)的源端相连，并与PMOS功率管high‑side(103)的漏端，NMOS功率管low‑side(104)的漏端相连，通过Vdd与内部各个电路模块的电源端相连；内部基准与偏置(102)通过PG端与超低压振荡器(111)和振荡器(110)相连，并分别通过ref1，ref2以及ref3与误差放大器(114)，逐周期过流保护比较器(107)和空载侦测比较器(113)相连；PMOS功率管high‑side(103)为PMOS管，源端与内部固定连接设置内部电源选择(101)，控制开关(118)相连，漏端与内部固定连接设置内部电源选择(101)，NMOS功率管low‑side(104)相连，栅端通过PDR与控制逻辑与驱动(109)相连；NMOS功率管low‑side(104)为NMOS管，源端通过CS与电感电流侦测电阻(105)和前沿消隐单元(106)相连，漏端与PMOS功 率管high‑side(103)和内部固定连接设置内部电源选择(101)相连；电感电流侦测电阻(105)一端与NMOS功率管low‑side(104)源端以及前沿消隐单元(106)相连，一端与GND相连；前沿消隐单元(106)一端与NMOS功率管low‑side(104)的源端以及电感电流侦测电阻(105)正端相连，另一端与逐周期过流保护比较器(107)的正端相连，第三端与PWM脉宽调制比较器(108)的负端以及振荡器(110)相连；逐周期过流保护比较器(107)负端通过ref2与内部基准与偏置(102)相连，正端与前沿消隐单元(106)相连，输出通过OCP与控制逻辑与驱动(109)相连；PWM脉宽调制比较器(108)正端通过comp与误差放大器(114)输出和空载侦测比较器(113)的负端相连，负端与前沿消隐单元(106)以及振荡器(110)相连，输出通过PWM与控制逻辑与驱动(109)相连；控制逻辑与驱动(109)分别于逐周期过流保护比较器(107)、PWM脉宽调制比较器(108)、振荡器(110)、待机信号处理(112)、超低压振荡器(111)的输出相连，并分别通过PDR和NDR与PMOS功率管high‑side(103)和NMOS功率管low‑side(104)的栅端相连；振荡器(110)与前沿消隐单元(106)和PWM脉宽调制比较器(108)的负端相连，通过CLK与控制逻辑与驱动(109)相连，通过PG与内部基准与偏置(102)和超低压振荡器(111)相连；超低压振荡器(111)通过Enable与使能(117)相连，通过PG分别与内部基准与偏置(102)，振荡器(110)相连，通过CLK1分别与控制逻辑与驱动(109)，待机信号处理(112)相连，通过noload分别与待机信号处理(112)、空载侦测比较器(113) 相连；待机信号处(112)通过OFF与控制逻辑与驱动(109)相连，并通过noload与超低压振荡器(111)和空载侦测比较器(113)相连，通过CLK1分别与控制逻辑与驱动(109)、超低压振荡器(111)相连；空载侦测比较器(113)正端通过ref3与内部基准与偏置(102)相连，负端通过comp与误差放大器(114)，PWM脉宽调制比较器(108)相连，输出通过noload与超低压振荡器(111)和待机信号处 (112)相连；误差放大器(114)正端通过ref1与内部基准与偏置(102)相连，负端通过FB分别与输出电压反馈分压电阻(115)和输出电压反馈分压电阻(116)相连；输出通过comp与空载侦测比较器(113)和PWM脉宽调制比较器(108)相连；输出电压反馈分压电阻(115)正端与控制开关(118)相连，负端通过FB与误差放大器(114)的负端以及输出电压反馈分压电阻(116)相连；输出电压反馈分压电阻(116)的正端通过FB与误差放大器(114)相连，负端与GND相连；使能(117)输入端与EN相连，输出通过Enable与内部各模块的使能端相连；控制开关(118)为PMOS源端通过Vout与PMOS功率管high‑side(103)以及振荡器(110)相连，漏端与输出电压反馈分压电阻(115)相连，栅端通过noload与超低压振荡器(111)、待机信号处(112)、空载侦测比较器(113)相连。