[实用新型]一种高速数据传输连接器有效
| 申请号： | 201320102546.9 | 申请日： | 2013-03-07 |
| 公开（公告）号： | CN203102274U | 公开（公告）日： | 2013-07-31 |
| 发明（设计）人： | 余国灿;雍军;李海滨 | 申请（专利权）人： | 成都市未来合力科技有限责任公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 北京天奇智新知识产权代理有限公司 11340 | 代理人： | 王泽云 |
| 地址： | 610041 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种高速数据传输连接器，包括ARM处理器和FPGA大规模门阵列，所述FPGA大规模门阵列设置有双口RAM转换器和数据处理器，所述双口RAM转换器包括第一I/O转换器、第二I/O转换器、第一数据缓存器、第二数据缓存器、第一译码器、第二译码器、门阵列存储器、逻辑控制器、控制总线端口、数据总线端口和地址总线端口。本实用新型实现了数据的暂存与实时交换，在同一接口上实现不同类型数据的交换，摆脱传统构架形式在功能升级或功能扩展时的硬件限制，具有很强的功能扩展性、安全可靠和减少维护成本。 | ||
| 搜索关键词： | 一种 高速 数据传输 连接器 | ||
【主权项】：
一种高速数据传输连接器，包括ARM处理器和FPGA大规模门阵列，其特征在于：所述FPGA大规模门阵列包括双口RAM转换器和数据处理器，所述双口RAM转换器包括第一I/O转换器、第二I/O转换器、第一数据缓存器、第二数据缓存器、第一译码器、第二译码器、门阵列存储器、逻辑控制器、控制总线端口、数据总线端口和地址总线端口，所述ARM处理器的控制总线输出端和所述数据处理器的控制总线输出端分别与所述逻辑控制器的输入端连接，所述逻辑控制器的输出端分别与所述第一I/O转换器的输入端和第二I/O转换器的输入端连接，所述ARM处理器的数据总线端口与所述第一I/O转换器的数据端口连接，所述数据处理器的数据总线端口与所述第二I/O转换器的数据端口连接，所述第一I/O转换器的数据端口与所述第一数据缓存器的数据端口连接，所述第二I/O转换器的数据端口与所述第二数据缓存器的数据端口连接，所述第一数据缓存器和所述第二数据缓存器分别与所述门阵列存储器连接，所述ARM处理器的地址总线端口与所述第一译码器的输入端连接，所述数据处理器的地址总线端口与所述第二译码器的输入端连接，所述第一译码器的数据端口和所述第二译码器的数据端口分别与所述门阵列存储器的数据端口连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都市未来合力科技有限责任公司，未经成都市未来合力科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201320102546.9/，转载请声明来源钻瓜专利网。
