[实用新型]一种高速数据传输连接器

说明书

本实用新型涉及一种数据传输技术，尤其涉及到一种高速数据传输连接器。

FPGA大规模门阵列具有很高的数据处理速度，被大量的应用于高速数字信号处理技术中，FPGA依靠其高速的信号处理能力而倍受青睐。处理器作为当今电子技术领域的潮流，它具有极高的运算能力和控制特性，它作为微控制器中的佼佼者，被大量的运用于各种智能化设备中。如果将FPGA与处理器这两种极具优势的东西结合在一起将会发挥出更强的功效，但要把这两样进行结合首先要考虑到速度的问题，因为相对于FPGA说比处理器的速度要快很多，在智能化设备中数据传输的端口有很多不同的类型，如数据总线端口，地址总线端口，控制总线端口，这样就需要外加设备分别对不同的数据线端口进行分别转化，不但增加了中间数据转换的环节，而且不能对设备的功能性进行扩展和升级，还增加了额外的维修成本。

本实用新型的目的就在于为了解决上述问题而提供一种扩展性强、实时传输交换的高速数据传输连接器。

本实用新型通过以下技术方案来实现上述目的：

本实用新型包括ARM处理器和FPGA大规模门阵列，所述FPGA大规模门阵列包括有双口RAM转换器和数据处理器，所述双口RAM转换器包括第一I/O转换器、第二I/O转换器、第一数据缓存器、第二数据缓存器、第一译码器、第二译码器、门阵列存储器、逻辑控制器、控制总线端口、数据总线端口和地址总线端口，所述ARM处理器的控制总线输出端和所述数据处理器的控制总线输出端分别与所述逻辑控制器的输入端连接，所述逻辑控制器的输出端分别与所述第一I/O转换器的输入端和第二I/O转换器的输入端连接，所述ARM处理器的数据总线端口与所述第一I/O转换器的数据端口连接，所述数据处理器的数据总线端口与所述第二I/O转换器的数据端口连接，所述第一I/O转换器的数据端口与所述第一数据缓存器的数据端口连接，所述第二I/O转换器的数据端口与所述第二数据缓存器的数据端口连接，所述第一数据缓存器和所述第二数据缓存器分别与所述门阵列存储器连接，所述ARM处理器的地址总线端口与所述第一译码器的输入端连接，所述数据处理器的地址总线端口与所述第二译码器的输入端连接，所述第一译码器的数据端口和所述第二译码器的数据端口分别与所述门阵列存储器的数据端口连接。

具体地，所述第一数据缓存器和第二数据缓存器均为FIFO存储器。

具体地，所述第一数据缓存器和第二数据缓存器均为FIFO存储器。

本实用新型的有益效果在于：

本实用新型实现了数据的暂存与实时交换，在同一接口上实现不同类型数据的交换，摆脱传统构架形式在功能升级或功能扩展时的硬件限制，具有很强的功能扩展性，安全可靠，减少维护成本。

图1是本实用新型的结构示意图。

下面结合附图对本实用新型作进一步说明：

如图1所示，本实用新型包括ARM处理器和FPGA大规模门阵列，所述FPGA大规模门阵列包括有双口RAM转换器和数据处理器，所述双口RAM转换器包括第一I/O转换器、第二I/O转换器、第一数据缓存器、第二数据缓存器、第一译码器、第二译码器、门阵列存储器、逻辑控制器、控制总线端口、数据总线端口和地址总线端口，所述ARM处理器的控制总线输出端和所述数据处理器的控制总线输出端分别与所述逻辑控制器的输入端连接，所述逻辑控制器的输出端分别与所述第一I/O转换器的输入端和第二I/O转换器的输入端连接，所述ARM处理器的数据总线端口与所述第一I/O转换器的数据端口连接，所述数据处理器的数据总线端口与所述第二I/O转换器的数据端口连接，所述第一I/O转换器的数据端口与所述第一数据缓存器的数据端口连接，所述第二I/O转换器的数据端口与所述第二数据缓存器的数据端口连接，所述第一数据缓存器和所述第二数据缓存器分别与所述门阵列存储器连接，所述ARM处理器的地址总线端口与所述第一译码器的输入端连接，所述数据处理器的地址总线端口与所述第二译码器的输入端连接，所述第一译码器的数据端口和所述第二译码器的数据端口分别与所述门阵列存储器的数据端口连接，所述第一数据缓存器和第二数据缓存器均为FIFO存储器。

双口RAM转换器为ARM处理器与FPGA之间信息交换起到了桥梁作用，AMR处理器在整个设备中主要起到设备的功能控制、数据采集、数据组装的作用，FPGA在整个设备中主要起数字信号的时间控制、信号的逻辑运算处理的作用，通过双口RAM转换器，AMR处理器与FPGA之间实现了信息的快速有效的交换，并保证了整个设备的控制部分与主要数字信号部分得到充分有效的结合，保证了设备在安全稳定工作的前提下发挥出其所应有的作用。