[实用新型]基于FPGA的新型微机原理与接口实验系统

摘要

本实用涉及一种新型基于FPGA的新型微机原理与接口实验系统，包括80x86处理器电路、地址译码电路、微机接口芯片电路、FPGA模块、通用IC扩展电路、输入设备、输出设备、通信接口、时钟电路、逻辑门电路、单脉冲电路、逻辑笔电路、以及蜂鸣器电路。本实用新型采用了一种微机原理与接口实验的新理念，将现场可编程门阵列（FPGA）作为80x86处理器的外围接口芯片，通过学生自主连接本实用新型中的不同模块电路，不但可以满足微机接口实验的教学需求，还可以进行SOPC系统设计、嵌入式系统原理与技术、数字逻辑、数字系统设计和计算机组成原理等课程的教学。

主权项

1.基于FPGA的新型微机原理与接口实验系统，其特征在于：包括80x86处理器电路、地址译码电路、微机接口芯片电路、FPGA模块、通用IC扩展电路、输入设备、输出设备、通信接口、时钟电路、逻辑门电路、单脉冲电路、逻辑笔电路、以及蜂鸣器电路； 所述的80x86处理器电路包括1块8088处理器、1块CPLD芯片、1块Flash存储器、1块SRAM存储器、1块UART芯片、USB桥接电路、时钟源、复位电路和总线驱动电路； 8088处理器的地址总线（A19～A8，AD7～AD0）连接到CPLD的通用IO引脚，经CPLD锁存后一方面连接至Flash存储器、SRAM存储器和UART芯片的地址总线输入引脚，另一方面经过总线驱动电路的驱动后引出到地址总线插孔（AB15～AB0）上； 8088处理器的地址/数据总线（AD7～AD0）一方面直接连接至Flash存储器、SRAM存储器和UART芯片的数据总线输入引脚，另一方面经过总线驱动电路的驱动后引出到数据总线插孔（DB7～DB0）上； 8088处理器的IO/存储器控制信号读信号写信号地址锁存允许信号（ALE）、保持响应信号（HLDA）、数据允许信号中断请求信号（INTR）和中断响应信号连接到CPLD的通用IO引脚，经CPLD内部逻辑运算后产生控制信号,然后经过总线驱动电路的驱动后引出到控制总线插孔上；时钟源是1个有源晶振，其输出引脚与CPLD的全局时钟引脚相连，经CPLD内部分频后输出到8088的时钟信号输入引脚（CLK）； 复位电路由1块复位芯片组成，其输出引脚与CPLD的全局置位/复位引脚相连，该信号在CPLD内部与时钟信号（CLK）进行同步后一方面输出到8088的复位信号输入引脚（RESET），另一方面经过总线驱动电路后引出到插孔（RST）上； CPLD还用于产生Flash存储器、SRAM存储器和UART芯片的片选信号； UART芯片实现8088处理器的异步串行通信，经USB桥接电路后转换为USB接口实现与开发主机的串行通信； 所述的地址译码电路采用3-8译码器对80x86处理器电路引出的地址总线AB3～AB15进行全译码，将8条地址译码输出线引出到片选信号插孔上；所述的微机接口芯片电路包括1片8253定时/计数器扩展电路、1片8259A中断控制扩展电路、1片8255A并行接口扩展电路、1片8250A串行通信扩展电路、1路8位数/模转换电路、8路8位模/数转换电路。