[实用新型]基于FPGA的新型微机原理与接口实验系统

说明书

技术领域

本实用新型涉及一种基于FPGA的新型微机原理与接口实验系统。

背景技术

自1978年Intel公司推出16位微处理器8086/8088以来，经历了80286、80386……直至64位的Itanium处理器。从20世纪70年代中期开始，我国的微机原理与接口教学以8位的Z80单板机为核心，进入20世纪80年代中后期开始，我国的微机原理与接口教学逐渐转向16位的8086/8088，其内容以并/串口简单的应用、定时器实验、中断实验、存储器扩展实验、A/D、D/A转换为主。20世纪90年代至今，我国的微机原理与接口教学仍以8086/8088为核心。

目前主流实验平台普遍采取的是“PC+实验箱”的结构，利用PC主板上的ISA或者PCI接口连接实验箱直接进行配置，二者的相互依存度较高。

以往微机接口实验只是验证接口电路的外特性，而忽略了接口电路的内特性，学生做完实验后仍然云里雾里，不知所以然。

实用新型内容

本实用新型是针对上述现有技术的不足，采用了一种微机原理与接口实验的新理念，将现场可编程门阵列（FPGA）作为80x86处理器的外围接口芯片，由学生自行设计接口电路，既发挥了学生的主观能动性，又可以根据新技术的发展灵活地添加新实验，如SPI、USB等。为保证系统能够灵活配置、升级，基于FPGA的新型微机原理与接口实验系统采用模块化的设计结构，通过FPFA核心模块还可以完成数字逻辑、数字系统设计、SOPC等课程的扩展实验。

本实用新型采用的技术方案如下：包括一个完整的80x86系统和一个完整的FPGA系统，两者既相互独立，又可组合运行。

硬件组成包括：80x86处理器电路、地址译码电路、微机接口芯片电路、FPGA模块、通用IC扩展电路、输入设备、输出设备、通信接口、时钟电路、逻辑门电路、单脉冲电路、逻辑笔电路、蜂鸣器电路。其连接示意图如图1所示。

具体配置及电路连接如下：

1）80x86处理器电路包括1块8088处理器、1块CPLD芯片、1块Flash存储器、1块SRAM存储器、1块UART芯片、USB桥接电路、时钟源、复位电路和总线驱动电路。其连接方式如图2所示。

本部分电路既可直接设计到实验系统电路板上，也可独立于实验系统设计成一块子板，使用时插在实验系统电路板上。

8088处理器的地址总线（A19～A8，AD7～AD0）连接到CPLD的通用IO引脚，经CPLD锁存后一方面连接至Flash存储器、SRAM存储器和UART芯片的地址总线输入引脚，另一方面经过总线驱动电路的驱动后引出到地址总线插孔（AB15～AB0）上，供学生实验时选用。

8088处理器的地址/数据总线（AD7～AD0）一方面直接连接至Flash存储器、SRAM存储器和UART芯片的数据总线输入引脚，另一方面经过总线驱动电路的驱动后引出到数据总线插孔（DB7～DB0）上，供学生实验时选用。

8088处理器的IO/存储器控制信号（）、读信号（）、写信号（）、地址锁存允许信号（ALE）、保持响应信号（HLDA）、数据允许信号（）、中断请求信号（INTR）和中断响应信号（）连接到CPLD的通用IO引脚，经CPLD内部逻辑运算后产生控制信号,然后经过总线驱动电路的驱动后引出到控制总线插孔（ALE、INTR、）上,供学生实验时选用。

时钟源是1个有源晶振（如24MHz），其输出引脚与CPLD的全局时钟引脚相连。该信号在CPLD内部进行分频后产生频率为8MHz，占空比为1:3的时钟信号输出到8088的时钟信号输入引脚（CLK）。

复位电路由1块复位芯片组成，其输出引脚与CPLD的全局置位/复位引脚相连。该信号在CPLD内部与时钟信号（CLK）进行同步后一方面输出到8088的复位信号输入引脚（RESET），另一方面经过总线驱动电路后引出到插孔（RST）上，供学生实验选用。

同时，CPLD还用于产生Flash存储器、SRAM存储器和UART芯片的片选信号。

Flash存储器用于存储固件代码，主要实现在本实验系统上电启动后循环监听串口命令，通过命令解析，实现用户程序的读取、调试、执行等。

SRAM存储器用于存储用户程序及程序执行过程中产生的临时数据。

UART芯片实现8088处理器的异步串行通信，经USB桥接电路后转换为USB接口实现与开发主机的串行通信。实验过程中通过此接口完成用户程序的下载和调试。