[发明专利]一种叠层芯片的晶圆级铜凸块封装方法有效
申请号: | 201310683547.1 | 申请日: | 2013-12-12 |
公开(公告)号: | CN103632991A | 公开(公告)日: | 2014-03-12 |
发明(设计)人: | 俞国庆;邵长治;廖周芳;吴超;徐天翔;叶义军;詹亮;陈建江;吴豪豪 | 申请(专利权)人: | 宁波芯健半导体有限公司 |
主分类号: | H01L21/60 | 分类号: | H01L21/60 |
代理公司: | 上海泰能知识产权代理事务所 31233 | 代理人: | 宋缨;孙健 |
地址: | 315336 浙江省宁波市杭*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 发明涉及叠层芯片的晶圆级铜凸块封装方法,应用了铜凸块的多次分布,以达成凸起区域上的铜凸块和芯片底部铜凸块的高度一致,并且运用了雾化光阻涂布技术,保证了凸起区域侧壁的光阻覆盖性。使用铜凸块作为对外电性连接,可以在更小的芯片尺寸上排布更多的电性连接点,使单位面积内电性连接点排布更为密集,从而得到集成度更高、串扰更小、噪声更低的封装模块、制造成本也大幅度降低。本发明能够保证在倒装焊的过程中更好地连接。 | ||
搜索关键词: | 一种 芯片 晶圆级铜凸块 封装 方法 | ||
【主权项】:
一种叠层芯片的晶圆级铜凸块封装方法,其特征在于,采用叠层芯片,包括第一硅承载层和第二硅承载层,所述第二硅承载层铺设在所述第一硅承载层的底部形成凸起区域,所述第一承载层的底部设有第一电性连接点,所述凸起区域上设有第二电性连接点,包括以下步骤:(1)在叠层芯片上生长一层电性隔绝层,其中,每一个电性连接点所处的位置上方对应的留有一个开口;(2)在晶圆上整面的通过雾化光阻涂覆,形成覆盖表面及凸起区域侧面的一层光阻层,光阻层经过光刻图形转移,对应在每一个电性连接点所处位置的上方形成开口;(3)在此光阻层上沉积一层均匀的金属层,并使得金属层与电性连接点相互连通;(4)在金属层上通过旋涂方法涂布一层较厚的光刻胶,通过光刻图形转移后对应的在每一个芯片底部的第一电性连接点所在位置的上方形成直孔;(5)在第一电性连接点上通过多次电镀生长出第一铜凸块,并去除光刻胶;(6)在金属层上通过旋涂方法再涂布一层较厚的光刻胶,通过光刻图形转移后对应的在每一个凸起区域的第二电性连接点所在位置的上方形成直孔;(7)在第二电性连接点上通过多次电镀生长出第二铜凸块,使得第二铜凸块的顶部与第一铜凸块的顶部位于同一水平面,去除光刻胶;(8)金属刻蚀使每一个铜凸点形成独立的电性单元。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宁波芯健半导体有限公司,未经宁波芯健半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310683547.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造