[发明专利]一种电机驱动芯片中的混合衰减控制电路

摘要

一种电机驱动芯片中的混合衰减控制电路，包括震荡器、计数器、比较器、延时电路、第一触发器、第二触发器、逻辑及前级驱动电路、电流检测电路、H桥输出级和感性负载。感性负载与H桥输出级的输出端连接；H桥输出级和电流检测电路与比较器的输入端连接；延时电路的输出信号控制震荡器、计数器、第一触发器和第二触发器的复位；计数器的输出信号触发第一触发器和第二触发器，以控制电机线圈电流混合衰减模式下的快衰时间和慢衰时间。逻辑及前级驱动电路的输出信号控制H桥输出级，使得感性负载处于充电或衰减阶段。本发明的混合衰减控制电路提高了电流的控制精度，增加了系统稳定性，降低了PCB印刷电路板的设计难度和设计成本。

主权项

一种电机驱动芯片中的混合衰减控制电路，其特征在于，包括逻辑及前级驱动电路、比较器、延时电路、震荡器、计数器、电流检测电路及H桥输出级、感性负载、第一触发器和第二触发器；所述H桥输出级包括4个功率器件、电源（VM），4个所述功率器件串行连接，并且两两对称，所述电源（VM）连接在2个顶部对称的所述功率器件之间，在2个底部对称的所述功率器件之间的节点（A）处分别连接所述电流检测电路和所述比较器的第一输入端；所述H桥输出级的输出端（OUTA、OUTB）与所述感性负载连接；所述比较器的第二输入端是基准电压（VREF），所述比较器的输出端与所述延时电路的输入端连接；所述延时电路的输出端（CS）分别与所述震荡器、所述计数器、所述第一触发器和所述第二触发器的复位端连接；所述震荡器的输出端与所述计数器的输入端连接；所述计数器的输出端（Tsd）与所述第一触发器的触发端连接；所述计数器的输出端（Toff）与所述第二触发器的触发端连接；所述逻辑及前级驱动电路有2个输入端，4个输出端，所述第一触发器的输出端和所述第二触发器的输出端分别与所述逻辑及前级驱动电路的2个输入端连接，所述逻辑及前级驱动电路的4个输出端分别与所述H桥输出级的4个所述功率器件连接；所述第一触发器和所述第二触发器选用RS触发器。