[发明专利]掩模及其制造方法、半导体装置有效
申请号: | 201310611389.9 | 申请日: | 2013-11-26 |
公开(公告)号: | CN103839782B | 公开(公告)日: | 2018-03-30 |
发明(设计)人: | 百浓宽之 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L27/146 |
代理公司: | 中原信达知识产权代理有限责任公司11219 | 代理人: | 李亚,穆德骏 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种掩模(MSK),该掩模具有衬底(SB)、有效像素形成用区域和基准用图案形成用区域。在有效像素形成用区域中配置有用于形成构成像素的像素构成部件的像素用图案(PTN1m)。在基准用图案形成用区域中配置有用于表示基准位置的基准用图案(PTN21m~PTN28m),该基准位置是本来在有效像素形成用区域中配置像素用图案(PTN1m)的位置。像素用图案(PTN1m)以比基准位置偏向有效像素形成用区域的中央侧的方式配置。 | ||
搜索关键词: | 及其 制造 方法 半导体 装置 | ||
【主权项】:
一种掩模,包括:衬底,具有主表面;有效像素形成用区域,配置在所述衬底的所述主表面上;以及基准用图案形成用区域,在所述主表面中包围所述有效像素形成用区域,在所述有效像素形成用区域中配置有多个用于形成构成像素的像素构成部件的像素用图案,在所述基准用图案形成用区域中配置有包含用于表示基准位置的基准用图案的多个非像素用图案,该基准位置是在所述有效像素形成用区域中本来配置所述像素用图案的位置,所述像素用图案以比所述基准位置偏向所述有效像素形成用区域的中央侧的方式配置,沿所述有效像素形成用区域和所述基准用图案形成用区域的边界线而相邻的一对所述像素用图案的间隔比沿所述边界线而相邻的一对所述非像素用图案的间隔短。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310611389.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种连续研磨烘干机
- 下一篇:一种弧面玻璃抛光装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造