[发明专利]高集成度L形栅控肖特基势垒隧穿晶体管

摘要

本发明涉及一种高集成度L形栅控肖特基势垒隧穿晶体管，采用源电极与本征硅源区间形成的肖特基势垒作为器件的隧穿势垒，利用其势垒高度小于硅禁带宽度的特点，在无需引入比硅禁带宽度更窄的材料的前提下，实现比普通基于硅材料的PIN型隧穿场效应晶体管更高的隧穿几率，以此提高亚阈值斜率和器件的电流导通能力；采用L形栅电极来控制具有凹槽结构特征的本征硅沟道区，一方面对肖特基势垒宽度具有良好的控制作用，一方面减弱栅电极对重掺杂漏极区的控制作用，实现具有陡峭亚阈值斜率、良好开关特性、高导通电流以及反向低泄漏电流和静态功耗的适合作为深纳米级集成电路设计基本单元的高集成度L形栅控肖特基势垒隧穿晶体管。

主权项

一种高集成度L形栅控肖特基势垒隧穿晶体管，其特征在于： 包括SOI晶圆的硅衬底（10），SOI晶圆的硅衬底（10）上方为SOI晶圆的绝缘层（9），SOI晶圆的绝缘层（9）上方为单晶硅凹槽（8），相邻单晶硅凹槽（8）之间通过绝缘介质层（7）彼此绝缘，单晶硅凹槽（8）的两端上方分别为未经掺杂的高纯度单晶硅材料所组成的本征硅源区（3）和单晶硅材料经过扩散或离子注入后形成的重掺杂漏区（4），单晶硅凹槽（8）内部也由未经过掺杂的高纯度单晶硅材料所组成，重掺杂漏区（4）与其上方的漏电极（2）形成良好的欧姆接触，而本征硅源区（3）与其上方的源电极（1）形成肖特基接触，栅极绝缘层（6）附着于本征硅源区（3）的外侧壁表面和单晶硅凹槽（8）的内侧壁表面，栅极绝缘层上方附有栅电极（5），源电极（1）、栅电极（5）和漏电极（2）之间通过绝缘介质层（7）彼此绝缘；栅电极（5）呈英文大写字母L形，其附着于栅极绝缘层（6）之上，对单晶硅凹槽（8）及本征硅源区（3）起控制作用；L形栅电极（5）对应L形的垂直部分在左侧，更靠近本征硅源区（3）；重掺杂漏区（4）设置在L形垂直部分的右侧。