[发明专利]同步电路以及包含该同步电路的时钟数据恢复电路

摘要

本发明的目的在于提供不产生假锁而能够生成与基准时钟信号同步的再生时钟信号的同步电路以及包含该同步电路的时钟数据恢复电路。在生成与在输入数据信号中按每个规定周期出现的数据迁移点相对应的基准时钟信号同步的时钟信号时，进行如下的假锁避免处理。即，在由充电泵发送至第一线路上的相位控制电压低于下限基准电压时开始对第一线路的预充电，并直到该相位控制电压超过上限基准电压为止持续进行该预充电动作。

主权项

一种同步电路，是生成与基准时钟信号同步的再生时钟信号的同步电路，其特征在于，具有：充电泵，其生成具有与所述基准时钟信号和所述再生时钟信号之间的相位差相对应的电压值的相位控制电压，并将所述相位控制电压发送至第一线路上；相位控制电路，其根据所述相位控制电压来控制所述再生时钟信号的相位；以及假锁避免电路，其在所述相位控制电压低于下限基准电压时开始对所述第一线路的预充电，并直到所述相位控制电压超过上限基准电压为止持续进行对所述第一线路的预充电动作，所述假锁避免电路包含：第一比较器，其对所述相位控制电压与所述下限基准电压的大小进行比较，在所述相位控制电压小于所述下限基准电压时生成低于下限信号；第二比较器，其对所述相位控制电压与所述上限基准电压的大小进行比较，在所述相位控制电压大于所述上限基准电压时生成超过上限信号；以及预充电晶体管，其根据所述低于下限信号向所述第一线路施加电源电压来进行对所述第一线路的预充电，另一方面，根据所述超过上限信号停止对所述第一线路施加所述电源电压来停止预充电。