[发明专利]多线程处理单元中的高效存储器虚拟化有效

专利信息
申请号: 201310512294.1 申请日: 2013-10-25
公开(公告)号: CN103777926B 公开(公告)日: 2019-09-06
发明(设计)人: 尼克·巴罗威廉姆斯;布雷恩·法斯;杰尔姆·F·小杜鲁克;詹姆士·勒罗伊·德明;蒂莫西·约翰·珀塞尔;卢森·邓宁;马克·海尔格罗夫 申请(专利权)人: 辉达公司
主分类号: G06F9/50 分类号: G06F9/50;G06F12/109
代理公司: 北京市磐华律师事务所 11336 代理人: 谢栒;魏宁
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了多线程处理单元中的高效存储器虚拟化。用于同时执行每个具有独立虚拟地址空间的多个任务的技术涉及将地址空间标识符(ASID)指派到每个任务并且构建每个虚拟存储器访问请求以包括虚拟地址和ASID二者。在虚拟到物理地址转译期间,ASID选择相对应的页表,其包括用于ASID和相关联的任务的虚拟到物理地址映射。用于转译后备缓冲区(TLB)的条目包括虚拟地址和ASID二者以完成每个到物理地址的映射。可以实现共享虚拟地址空间的任务的深调度以提高针对TLB和数据高速缓存二者的高速缓存亲和性。
搜索关键词: 多线程 处理 单元 中的 高效 存储器 虚拟
【主权项】:
1.一种用于在并行处理器内并发地执行具有不同虚拟地址空间的两个或更多个线程程序的方法,所述方法包括:检索与由第一地址空间标识符(ASID)所标识的第一虚拟地址空间相关联的第一页表;基于所述第一ASID,经由所述第一页表实施第一查找操作,以生成从第一虚拟地址到第一物理地址的第一映射;以及将所述第一映射存储在包括在第一转译后备缓冲区(TLB)内的条目中,所述第一转译后备缓冲区与所述第一虚拟地址空间并且与第一流多处理器相关联,其中所述TLB包括多个条目,所述多个条目包括存储在所述TLB内的所有条目,并且每个条目包括虚拟地址到物理地址的映射,其中第一命令将所述第一页表与所述第一ASID相关联,并且使得包括在所述多个条目中的每个所述虚拟地址到物理地址的映射无效,所述多个条目存储在所述第一TLB内,并且响应于由第二TLB所生成的第二未命中,基于第二ASID,经由第二页表来实施第二查找操作以生成从第二虚拟地址到第二物理地址的第二映射;以及将所述第二映射存储为所述第二TLB内的条目。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于辉达公司,未经辉达公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310512294.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top