[发明专利]闪存的擦除方法、读取方法及编程方法

摘要

本发明涉及半导体器件领域，公开了一种闪存的擦除方法、读取方法及编程方法。本发明中，该闪存在执行擦除操作时，设置被选中进行擦除的扇区的N型阱的电位为8V～12V，位线电位为4V～6V，字线电位为-7V～-10V；在执行读取操作时，设置每个扇区的所述N型阱的电位为VCC，所述被选中进行读取的闪存单元的位线电位为VCC，源线电位为0V；在执行编程操作时，设置被选中编程的闪存单元的位线电位为VCC-6.5V～VCC-4.5V，字线电位为VCC+6V～VCC+9V。通过充分考虑芯片的生产工艺、芯片的电路设计、闪存器件特性、芯片质量以及芯片成本等诸多因素后，制定出了优化的适用于NOR型嵌入式2T PMOS闪存的擦除、读取和编程条件。

主权项

一种闪存的擦除方法，其特征在于，该闪存的阵列包括至少一个扇区，每个扇区包含N型阱和位于该N型阱中连接成矩形阵列的多个闪存单元，其中，每个闪存单元包含一个选择栅PMOS晶体管和一个控制栅PMOS晶体管，该控制栅PMOS晶体管是带有浮栅的PMOS晶体管，所述选择栅PMOS晶体管的第一电极与控制栅PMOS晶体管的第二电极连接；在闪存单元所连接成的矩形阵列中，位于同一列的选择栅PMOS晶体管的第二电极连接在一起形成第一控制线，位于同一行的控制栅PMOS晶体管的栅极连接在一起形成第二控制线；所述选择栅PMOS晶体管的栅极氧化层厚度为8nm～11nm，沟道长度为100nm～300nm；所述控制栅PMOS晶体管的栅极氧化层的厚度为8nm～11nm，氧化物‑氮化物‑氧化物薄膜绝缘层的厚度为10nm～20nm，沟道长度为100nm～300nm；所述擦除方法包括以下步骤：在执行擦除操作时，设置被选中进行擦除的扇区的N型阱的电位为8V～12V，第一控制线的电位为4V～6V，第二控制线的电位为‑10V～‑7V；所述第一电极为源极且第二电极为漏极，或者，所述第一电极为漏极且第二电极为源极。