[发明专利]闪存的擦除方法、读取方法及编程方法

权利要求书

1.一种闪存的擦除方法，其特征在于，该闪存的阵列包括至少一个扇区，每个扇区包含N型阱和位于该N型阱中连接成矩形阵列的多个闪存单元，其中，

每个闪存单元包含一个选择栅PMOS晶体管和一个控制栅PMOS晶体管，该控制栅PMOS晶体管是带有浮栅的PMOS晶体管，所述选择栅PMOS晶体管的第一电极与控制栅PMOS晶体管的第二电极连接；

在闪存单元所连接成的矩形阵列中，位于同一列的选择栅PMOS晶体管的第二电极连接在一起形成第一控制线，位于同一行的控制栅PMOS晶体管的栅极连接在一起形成第二控制线；

所述选择栅PMOS晶体管的栅极氧化层厚度为8nm～11nm，沟道长度为100nm～300nm；所述控制栅PMOS晶体管的栅极氧化层的厚度为8nm～11nm，氧化物-氮化物-氧化物薄膜绝缘层的厚度为10nm～20nm，沟道长度为100nm～300nm；

所述擦除方法包括以下步骤：

在执行擦除操作时，设置被选中进行擦除的扇区的N型阱的电位为8V～12V，第一控制线的电位为4V～6V，第二控制线的电位为-10V～-7V；

所述第一电极为源极且第二电极为漏极，或者，所述第一电极为漏极且第二电极为源极。

2.根据权利要求1所述的闪存的擦除方法，其特征在于，在所述闪存单元所连接成的矩形阵列中，位于同一行的选择栅PMOS晶体管的栅极连接在一起形成第三控制线，而每个扇区中的控制栅PMOS晶体管的第一电极连接在一起形成一条第四控制线；在执行擦除操作时，设置所述被选中进行擦除的扇区的第三控制线和第四控制线的电位为7V～11V。

3.根据权利要求2所述的闪存的擦除方法，其特征在于，所述闪存单元所连接成的矩形阵列包含至少两个扇区，在执行擦除操作时，设置每个未被选中进行擦除的扇区的N型阱的电位为8V～12V，第一控制线、第三控制线和第四控制线的电位为4V～6V，第二控制线的电位为电源电压。

4.根据权利要求1至3中任一项所述的闪存的擦除方法，其特征在于，所述选择栅PMOS晶体管的漏极击穿电压为8V～15V；所述控制栅PMOS晶体管的浮栅的掺杂浓度大于1×10²⁰/cm^-3，浮栅的厚度为20nm～100nm，漏极击穿电压为8V～15V。

5.根据权利要求2所述的闪存的擦除方法，其特征在于，所述闪存单元所连接成的矩形阵列包含至少两个扇区，所述选择栅PMOS晶体管的栅极氧化层厚度为10nm～11nm，沟道长度为195nm～300nm，漏极击穿电压为8V～10V，所述控制栅PMOS晶体管的栅极氧化层的厚度为10nm～11nm，沟道长度为165nm～260nm，氧化物-氮化物-氧化物薄膜绝缘层的厚度为10nm～20nm，浮栅的掺杂浓度大于3×10²⁰/cm^-3，浮栅的厚度为20nm～100nm，漏极击穿电压为8V～10V；

在执行擦除操作时，设置每个扇区的N型阱的电位为9.8V～10.8V，所述被选中擦除的扇区的第一控制线的电位为5V，第二控制线的电位为-8.8V，第三控制线和第四控制线的电位为9V，所述未被选中进行擦除的扇区的第一控制线、第三控制线和第四控制线的电位为5V，第二控制线的电位为电源电压。

6.一种闪存的读取方法，其特征在于，该闪存的阵列包括至少一个扇区，每个扇区包含N型阱和位于该N型阱中连接成矩形阵列的多个闪存单元，其中，

每个闪存单元包含一个选择栅PMOS晶体管和一个控制栅PMOS晶体管，该控制栅PMOS晶体管是带有浮栅的PMOS晶体管，所述选择栅PMOS晶体管的第一电极与控制栅PMOS晶体管的第二电极连接；

在闪存单元所连接成的矩形阵列中，位于同一列的选择栅PMOS晶体管的第二电极连接在一起形成第一控制线，每个扇区中的控制栅PMOS晶体管的第一电极连接在一起形成一条第四控制线；

所述读取方法包括以下步骤：

在执行读取操作时，设置被选中进行读取的闪存单元的第一控制线的电位为电源电压，第四控制线的电位为0V；

所述第一电极为源极且第二电极为漏极，或者，所述第一电极为漏极且第二电极为源极。