[发明专利]一种利用C掺杂SiGe调制层制备SGOI或GOI的方法有效
| 申请号： | 201310447610.1 | 申请日： | 2013-09-26 |
| 公开（公告）号： | CN103474386A | 公开（公告）日： | 2013-12-25 |
| 发明（设计）人： | 张苗;陈达;狄增峰;薛忠营;叶林;王刚;母志强 | 申请（专利权）人： | 中国科学院上海微系统与信息技术研究所 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海光华专利事务所 31219 | 代理人： | 李仪萍 |
| 地址： | 200050 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，包括步骤：1）于SOI的顶硅层表面形成C掺杂SiGe调制层；2）于所述C掺杂SiGe调制层表面形成SiGe材料层；3）于所述SiGe材料层表面形成Si帽层；4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层以及上方的SiO2层；5）去除所述SiO2层。本发明利用C掺杂SiGe调制层减小SOI顶硅层和外延的SiGe材料层之间的晶格失配，从而减小浓缩过程中缺陷的产生。本发明所制备的SGOI具有高弛豫、低缺陷密度、高Ge组分等优点。 | ||
| 搜索关键词： | 一种 利用 掺杂 sige 调制 制备 sgoi goi 方法 | ||
【主权项】：
一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，其特征在于，至少包括步骤：1）提供包括硅衬底、埋氧层及顶硅层的SOI衬底，于所述顶硅层表面形成C掺杂SiGe调制层；2）于所述C掺杂SiGe调制层表面形成SiGe材料层；3）于所述SiGe材料层表面形成Si帽层；4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层、以及所述顶SiGe层或顶Ge层上方的SiO2层；5）去除所述顶SiGe层或顶Ge层上方的SiO2层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所，未经中国科学院上海微系统与信息技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310447610.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
