[发明专利]一种半导体器件及其制造方法有效
| 申请号: | 201310411038.3 | 申请日: | 2013-09-10 |
| 公开(公告)号: | CN104425283B | 公开(公告)日: | 2017-08-01 |
| 发明(设计)人: | 谢欣云 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/10 |
| 代理公司: | 北京市磐华律师事务所11336 | 代理人: | 董巍,高伟 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明提供一种半导体器件及其制造方法,涉及半导体技术领域。本发明的半导体器件的制造方法,通过在晶体管的沟道区域形成锗硅层,可以有效地对晶体管的阈值电压进行调节,使得制造的半导体器件具有不同的阈值电压。本发明的半导体器件,可以采用上述半导体器件的制造方法制造,由于沟道区域具有不同浓度的锗硅层,可以有效地实现对晶体管的阈值电压的调节,具有良好的阈值电压特性。 | ||
| 搜索关键词: | 一种 半导体器件 及其 制造 方法 | ||
【主权项】:
一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:在半导体衬底上拟形成N型低阈值电压晶体管的区域、拟形成N型高阈值电压晶体管的区域、拟形成P型低阈值电压晶体管的区域和拟形成P型高阈值电压晶体管的区域分别形成第一锗硅层、第二锗硅层、第三锗硅层和第四锗硅层;步骤S102:形成覆盖所述第一锗硅层的第一盖帽层、覆盖所述第二锗硅层的第二盖帽层、覆盖所述第三锗硅层的第三盖帽层以及覆盖所述第四锗硅层的第四盖帽层;步骤S103:在所述第一盖帽层、第二盖帽层、第三盖帽层以及第四盖帽层之上分别形成拟形成的N型低阈值电压晶体管、N型高阈值电压晶体管、P型低阈值电压晶体管和P型高阈值电压晶体管的伪栅极结构,其中所述伪栅极结构包括伪栅极氧化层、伪栅极和栅极侧壁,并在不同区域的所述栅极侧壁之间形成层间介电层,去除所述伪栅极和所述伪栅极氧化层,其中,所述第一锗硅层和所述第二锗硅层中锗的原子百分比低于所述第三锗硅层和所述第四锗硅层中锗的原子百分比。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310411038.3/,转载请声明来源钻瓜专利网。
- 上一篇:芯片封装结构的制作方法
- 下一篇:半导体器件的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





