[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

在半导体技术领域中，如何在保证半导体器件的性能的同时降低功耗已经成为人们面临的一个主要挑战。功耗/性能优化（Power-performance optimization）通常要求半导体器件具有多个阈值电压（Vt）和低的关断电流（Ioff）。在平面体硅半导体器件中，通过使用两个功函数层（分别对应N型场效应晶体管NFET和P型场效应晶体管PFET）以及采用不同的栅极长度和掺杂浓度来实现多阈值电压。鳍型场效应晶体管（FinFET）由于可以实现小的器件尺寸、应用小的工作电压而具有优秀的静电控制能力，然而，器件尺寸和工作电压的减小，尤其工作电压的减小，导致对阈值电压可变性的控制变得十分困难。在大规模应用鳍型场效应晶体管（FinFET）的半导体器件中，随着工艺节点不断减小，需要注入的离子的数量不断减少（例如采用10nm工艺节点的器件需要注入的离子数量非常少），离子注入工艺变得非常难以控制。

不同金属盖帽工艺（capping）可以有效地调节鳍型场效应晶体管的阈值电压，但是该方法需要复杂的集成工艺并且不会带来其他方面的提升。而传统的离子注入工艺会降低器件的离子迁移率，并且可能会导致对器件的影响非常坏的掺杂物随机波动。并且，对于采用金属栅极技术的半导体器件的制造方法而言，离子注入工艺还面临控制离子注入剂量以防止离子渗透入高k介电层或器件的沟道区域的挑战。

可见，如何获得良好的阈值电压，是应用后高k介电层工艺的半导体器件的制造方法必须要解决的问题。为解决上述问题，有必要提出一种新的半导体器件及其制造方法。

发明内容

本发明实施例一提供一种半导体器件的制造方法，该方法包括：

步骤S101：在半导体衬底上拟形成N型低阈值电压晶体管的区域、拟形成N型高阈值电压晶体管的区域、拟形成P型低阈值电压晶体管的区域和拟形成P型高阈值电压晶体管的区域分别形成第一锗硅层、第二锗硅层、第三锗硅层和第四锗硅层；

步骤S102：形成覆盖所述第一锗硅层的第一盖帽层、覆盖所述第二锗硅层的第二盖帽层、覆盖所述第三锗硅层的第三盖帽层以及覆盖所述第四锗硅层的第四盖帽层；

步骤S103：在所述半导体衬底上拟形成N型低阈值电压晶体管的区域、拟形成N型高阈值电压晶体管的区域、拟形成P型低阈值电压晶体管的区域和拟形成P型高阈值电压晶体管的区域分别形成包括伪栅极氧化层、伪栅极和栅极侧壁的伪栅极结构，去除所述伪栅极和所述伪栅极氧化层。

其中，所述第一锗硅层和所述第二锗硅层中锗的原子百分比低于所述第三锗硅层和所述第四锗硅层中锗的原子百分比。

其中，所述步骤S101包括：

步骤S1011：提供半导体衬底，在所述半导体衬底上形成覆盖拟形成N型低阈值电压晶体管的区域、拟形成N型高阈值电压晶体管的区域、拟形成P型低阈值电压晶体管的区域和拟形成P型高阈值电压晶体管的区域的锗硅层，其中所述锗硅层位于所述拟形成N型低阈值电压晶体管的区域和所述拟形成P型高阈值电压晶体管的区域的部分分别为所述第一锗硅层和所述第四锗硅层；

步骤S1012：去除所述锗硅层位于所述拟形成N型高阈值电压晶体管的区域和所述拟形成P型低阈值电压晶体管的区域的部分；

步骤S1013：在所述拟形成N型低阈值电压晶体管的区域和所述拟形成P型高阈值电压晶体管的区域分别形成所述第二锗硅层和所述第三锗硅层。

其中，在所述步骤S1011与所述步骤S1012之间还包括在所述锗硅层上形成遮蔽层的步骤，所述遮蔽层用于在所述步骤S1012中保护所述锗硅层位于所述拟形成N型低阈值电压晶体管的区域和所述拟形成P型高阈值电压晶体管的区域的部分。

其中，在所述步骤S102中，所述第一盖帽层、所述第二盖帽层、所述第三盖帽层以及所述第四盖帽层的材料为硅。

其中，在所述步骤S103之后还包括如下步骤：

步骤S104：在位于所述拟形成N型低阈值电压晶体管的区域、拟形成N型高阈值电压晶体管的区域、拟形成P型低阈值电压晶体管的区域和拟形成P型高阈值电压晶体管的区域的所述栅极侧壁之间依次形成界面层、高k介电层、盖帽层和阻挡层；

步骤S105：在所述阻挡层上形成功函数金属层；

步骤S106：在所述功函数金属层上形成金属栅极。

其中，所述步骤S105包括：