[发明专利]芯片封装结构的制作方法有效
| 申请号： | 201310336975.7 | 申请日： | 2013-08-05 |
| 公开（公告）号： | CN104167369B | 公开（公告）日： | 2017-03-01 |
| 发明（设计）人： | 潘玉堂;周世文 | 申请（专利权）人： | 南茂科技股份有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/56;H01L21/60 |
| 代理公司： | 上海专利商标事务所有限公司31100 | 代理人： | 徐洁晶 |
| 地址： | 中国台湾新竹县*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种芯片封装结构的制作方法，其包括下列步骤。首先，提供第一承载器。第一承载器包括第一表面及图案化金属层。图案化金属层设置于第一表面上。接着，形成介电层于第一表面上，以覆盖图案化金属层。接着，将第一承载器上的图案化金属层及介电层转移至第二承载器上。接着，设置多个芯片于图案化金属层上，使芯片电性连接图案化金属层。之后，形成封装胶体于第二承载器上，且封装胶体覆盖芯片、图案化金属层及介电层。接着，移除第二承载器。之后，切割芯片间的封装胶体及介电层，以形成多个芯片封装结构。 | ||
| 搜索关键词： | 芯片 封装 结构 制作方法 | ||
【主权项】：
一种芯片封装结构的制作方法，其特征在于，包括：提供第一承载器，该第一承载器包括第一表面以及图案化金属层，该图案化金属层设置于该第一表面上；形成介电层于该第一表面上，以覆盖该图案化金属层；将该第一承载器上的该图案化金属层及该介电层转移至第二承载器上；设置多个芯片于该图案化金属层上，使该多个芯片电性连接该图案化金属层；形成封装胶体于该第二承载器上，且该封装胶体覆盖该多个芯片、该图案化金属层以及该介电层；移除该第二承载器；以及切割该多个芯片间的该封装胶体以及该介电层，以形成多个芯片封装结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南茂科技股份有限公司，未经南茂科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310336975.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装件的制法
- 下一篇：连续性处理的板式水冷电极组等离子体表面处理装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
