[发明专利]一种消息式内存模组的访存方法和装置有效
| 申请号： | 201310330220.6 | 申请日： | 2013-07-31 |
| 公开（公告）号： | CN104347122B | 公开（公告）日： | 2017-08-04 |
| 发明（设计）人： | 高翔;李冰;单书畅;胡瑜 | 申请（专利权）人： | 华为技术有限公司;中国科学院计算技术研究所 |
| 主分类号： | G11C29/42 | 分类号： | G11C29/42 |
| 代理公司： | 深圳市深佳知识产权代理事务所(普通合伙)44285 | 代理人： | 徐翀 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种消息式内存模组的访存装置，包括读写模块，用于将当前读写周期内待存储的SCBC存储到对应的DRAM中；处理模块，用于对一个内存行中的每个SCBC分别计算一组检错码，对一个内存行中的全部SCBC计算一组纠错码；所述读写模块，还用于将检错码存储在该内存行的第（M+2）个DRAM中，将纠错码存储在该内存行的第Z个DRAM中，Z为正整数且1≤Z≤（M+1），连续（M+1）个内存行中的纠错码分别存储在不同的DRAM中。本发明实施例还提供相应的方法。本发明技术方案以SCBC为基本读写单位进行细粒度编码保护，支持可变粒度访存，可以实现对单个DRAM中任意多位错误进行纠错。 | ||
| 搜索关键词： | 一种 消息 内存 模组 方法 装置 | ||
【主权项】：
一种消息式内存模组的访存装置，其特征在于：所述内存模组包括(M+2)块动态随机存取存储器DRAM，M等于2的m次方，m为正整数；每块DRAM中存储的可在一个读写周期内访存的数据称为单芯片突发簇SCBC，全部DRAM中存储的可在同一个读写周期内访存的数据的集合形成一个内存行；所述装置包括：读写模块，用于将当前读写周期内待存储的SCBC存储到对应的DRAM中且位于当前内存行中，用于存储SCBC的所述DRAM不包括第(M+2)个DRAM；处理模块，用于对一个内存行中的每个SCBC分别计算一组检错码，对一个内存行中的全部SCBC计算一组纠错码；所述读写模块，还用于将对一个内存行计算得到的检错码存储在该内存行的第(M+2)个DRAM中，将对一个内存行计算得到的纠错码存储在该内存行的第Z个DRAM中，Z为正整数且1≤Z≤(M+1)，连续(M+1)个内存行中的纠错码分别存储在不同的DRAM中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司;中国科学院计算技术研究所，未经华为技术有限公司;中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310330220.6/，转载请声明来源钻瓜专利网。
