[发明专利]一种消息式内存模组的访存方法和装置

说明书

技术领域

本发明涉及通信技术领域，具体涉及一种消息式内存模组的访存方法和装置。

背景技术

在计算机系统运行中，内存的可靠性起着举足轻重的作用，一方面，随着系统配置内存的数目越来越多，内存系统的失效率会成幂指数级上升；另一方面，随着低电压工作模式技术的引进，内存发生错误的可能性增大，错误数目会增多。

错误检查和纠正(Error Checking and Correcting，ECC)内存是当前普遍采用的一种内存可靠性解决方案。ECC内存，即带有ECC校验码的内存模组，其基本思想是以内存模组位宽为基本单位进行数据保护，以内存模组位宽为64位为例，每次写入64位数据的同时为该数据计算8位的校验位存储于独立的ECC芯片中，这64个数据位与8个校验位一并组成72位ECC字，这种编码方式可以对72位ECC字中任意一位出错进行纠正，但是，对于两位出错的情况，就只能检测而不能纠正，对于更多位出错的情况，则更加无能为力了。

IBM公司在ECC内存的基础上提出了Chipkill内存技术。Chipkill内存的设计原理基于内存错误的集聚效应倾向于发生在同一块动态随机存取存储器(Dynamic Random Access Memory，DRAM)芯片上，Chipkill技术能容忍任意一个DRAM芯片的失效。Chipkill内存的内存控制器(Memory Controller，MC)需要同时控制四个带有ECC的双列直插式内存模组(Dual Inline Memory Module，DIMM)协同工作，MC的位宽由4个72位的ECC字组成，在每个ECC字内部都可以纠检一位错误，每个DIMM上的DRAM芯片的位宽必须是4位，经过仔细地设计使同一块DRAM芯片的4位输入输出分别映射到4个不同的ECC字中，通过这样的设计即使一片DRAM芯片的4个管脚的数据全部出错，4个不同的ECC字也可以将其恢复，也就是说Chipkill技术可以容忍任意一个DIMM上任意的一个DRAM芯片损坏。Chipkill技术通过更宽的MC位宽和更大粒度的数据编码取得了较高的可靠性，但是，该技术理论上只能用于4位位宽的DRAM芯片，缺乏灵活性，且过大粒度的数据编码导致它每次读取的数据远远大于实际访存请求的数据，造成了大量不必要的功耗损失。

发明内容

本发明实施例提供一种消息式内存模组的访存方法和装置，以提供一种低功耗的、高可靠性的、可变粒度的内存访存容错解决方案。

本发明第一方面提供一种消息式内存模组的访存装置，所述内存模组包括(M+2)块动态随机存取存储器DRAM，M等于2的m次方，m为正整数；每块DRAM中存储的可在一个读写周期内访存的数据称为单芯片突发簇SCBC，全部DRAM中存储的可在同一个读写周期内访存的数据的集合形成一个内存行；

所述装置包括：

读写模块，用于将当前读写周期内待存储的SCBC存储到对应的DRAM中且位于当前内存行中，用于存储SCBC的所述DRAM不包括第(M+2)个DRAM；

处理模块，用于对一个内存行中的每个SCBC分别计算一组检错码，对一个内存行中的全部SCBC计算一组纠错码；

所述读写模块，还用于将对一个内存行计算得到的检错码存储在该内存行的第(M+2)个DRAM中，将对一个内存行计算得到的纠错码存储在该内存行的第Z个DRAM中，Z为正整数且1≤Z≤(M+1)，连续(M+1)个内存行中的纠错码分别存储在不同的DRAM中。

在第一种可能的实现方式中，所述处理模块，还用于在收到读访存请求时，指示所述读写模块从当前的内存行中读取需要的SCBC以及对应的检错码，根据所述检错码对读取到的SCBC进行校验，判断是否有SCBC错误，在判断有SCBC错误时，获取发生错误的SCBC的个数，若有且仅有一个SCBC发生错误，则指示所述读写模块读取该内存行的所有数据，根据该内存行中的纠错码与其它未发生错误的SCBC，对发生的错误的SCBC进行恢复。