[发明专利]一种实现FIR滤波的方法和滤波装置在审
| 申请号： | 201310320501.3 | 申请日： | 2013-07-26 |
| 公开（公告）号： | CN104348446A | 公开（公告）日： | 2015-02-11 |
| 发明（设计）人： | 刘少聪 | 申请（专利权）人： | 中国移动通信集团广东有限公司 |
| 主分类号： | H03H17/02 | 分类号： | H03H17/02 |
| 代理公司： | 北京银龙知识产权代理有限公司 11243 | 代理人： | 许静;黄灿 |
| 地址： | 510100 广东省广州市珠*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供一种实现FIR滤波的方法和滤波装置，将FPGA的α个RAM进行级联，将各个RAM与FIR滤波器连接；设置一个复用周期包括多个时钟周期，每一个RAM在该复用周期的不同时钟周期内均输出一个延迟数据，延迟数据在FIR滤波器中参与滤波运算，前(α‑1)个RAM输出的延迟数据允许分别输入到级联的下一个RAM中；在滤波运算中，当至少两个延迟数据的FIR滤波器系数相同时，将至少两个延迟数据相加得到延迟和值，将延迟和值与FIR滤波器系数相乘得到乘积，将所有的乘积求和得到当前的复用周期的滤波结果。滤波运算是将至少两个延迟数据相加后再进行乘法运算得到乘积，因此减少了执行乘法运算的乘法器单元的数量。 | ||
| 搜索关键词： | 一种 实现 fir 滤波 方法 装置 | ||
【主权项】：
1.一种实现FIR滤波的方法，其特征在于，应用于FPGA，方法包括：将FPGA上的α个RAM进行级联，将各个RAM与FIR滤波器连接；设置一个复用周期包括多个时钟周期，每一个RAM在该复用周期的不同时钟周期内均输出一个延迟数据，延迟数据在FIR滤波器中参与滤波运算，并且前(α-1)个RAM输出的延迟数据允许分别输入到级联的下一个RAM中；在滤波运算中，当至少两个延迟数据的FIR滤波器系数相同时，将至少两个延迟数据相加得到延迟和值，将所述延迟和值与所述FIR滤波器系数相乘得到乘积，将所有的乘积求和得到当前的复用周期的滤波结果；根据复用周期计数，在不同的复用周期中，使能不同的RAM的写使能，向该RAM中写入延迟数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国移动通信集团广东有限公司，未经中国移动通信集团广东有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310320501.3/，转载请声明来源钻瓜专利网。
