[发明专利]基于Thyristor的PUF电路单元无效

专利信息
申请号: 201310273195.2 申请日: 2013-07-02
公开(公告)号: CN103345594A 公开(公告)日: 2013-10-09
发明(设计)人: 白创;万美琳;喻祖华;马硝霞;李聪;韩爽;鞠豪;戴葵 申请(专利权)人: 华中科技大学
主分类号: G06F21/00 分类号: G06F21/00
代理公司: 武汉开元知识产权代理有限公司 42104 代理人: 唐正玉
地址: 430074 湖北*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种基于Thyristor的PUF电路单元,包括第一传输门TG1,第一反向器INV1、第一延迟单元D1、第一Thyristor单元T1和第二Thyristor单元T2,PUF电路单元的输入端CLK通过第一传输门TG1分别同第一Thyristor单元T1和第二Thyristor单元T2的Penable端相连,输入端CLK通过第一反向器INV1分别同第一Thyristor单元T1和第二Thyristor单元T2的Nenable端相连,输入端CLK通过第一延迟单元D1分别同第一Thyristor单元T1和第二Thyristor单元T2的IN端相连,PUF电路单元的输入端Vref直接同第一Thyristor单元T1和第二Thyristor单元T2的Vref端相连,第一Thyristor单元T1和第二Thyristor单元T2的OUT端分别作为PUF电路单元的输出端O1和输出端O2。本发明是一种基于Thyristor结构,输出统计分布特性好、稳定性高的PUF电路单元。
搜索关键词: 基于 thyristor puf 电路 单元
【主权项】:
一种基于Thyristor的PUF电路单元,其特征在于所述PUF电路单元包括:第一传输门TG1,第一反向器INV1、第一延迟单元D1、第一Thyristor单元T1和第二Thyristor单元T2,所述PUF电路单元的输入端CLK通过第一传输门TG1分别同第一Thyristor单元T1和第二Thyristor单元T2的Penable端相连,所述输入端CLK通过第一反向器INV1分别同第一Thyristor单元T1和第二Thyristor单元T2的Nenable端相连,所述输入端CLK通过第一延迟单元D1分别同第一Thyristor单元T1和第二Thyristor单元T2的IN端相连,所述PUF电路单元的输入端Vref端直接同第一Thyristor单元T1和第二Thyristor单元T2的Vref端相连,所述第一Thyristor单元T1和第二Thyristor单元T2的OUT端分别作为所述PUF电路单元的输出端O1和输出端O2。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中科技大学,未经华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310273195.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top