[发明专利]一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法有效
申请号: | 201310233771.0 | 申请日: | 2013-06-13 |
公开(公告)号: | CN103346089B | 公开(公告)日: | 2016-10-26 |
发明(设计)人: | 张盛东;肖祥;迟世鹏;冷传利;邵阳 | 申请(专利权)人: | 北京大学深圳研究生院 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/06 |
代理公司: | 北京君尚知识产权代理事务所(普通合伙) 11200 | 代理人: | 余长江 |
地址: | 518055 广东省深圳*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法,其步骤包括:在衬底上淀积一厚的高电阻率金属氧化物半导体层,以及一薄的低电阻率金属氧化物层,形成双层沟道;光刻和刻蚀双层沟道,形成有源区图形;在双层沟道上形成栅介质层和栅电极;在整个衬底上淀积一层含H覆盖层,然后对其进行热处理,使H扩散进入未被栅电极和栅介质所覆盖的沟道区外的金属氧化物中,形成重掺杂的低电阻率源漏区;制备接触孔和接触电极。本发明采用自对准双层沟道顶栅结构,能够降低源漏电阻,降低环境光对器件的影响,降低关态电流,提高器件的开态电流和迁移率。 | ||
搜索关键词: | 一种 对准 双层 沟道 金属 氧化物 薄膜晶体管 及其 制作方法 | ||
【主权项】:
一种自对准双层沟道金属氧化物薄膜晶体管的制作方法,其步骤包括:1)在衬底上淀积一厚的高电阻率金属氧化物半导体层,以及一薄的低电阻率金属氧化物层,形成双层沟道;所述厚的高电阻率金属氧化物半导体层的厚度为10nm~200nm,所述薄的低电阻率金属氧化物层的厚度≤15nm;2)光刻和刻蚀所述双层沟道,形成有源区图形;3)在所述双层沟道上形成栅介质层;4)在所述栅介质层上淀积栅极导电层;5)光刻和刻蚀所述栅极导电层和所述栅介质层,分别形成栅电极和栅介质图形;6)在整个衬底上淀积一层含H覆盖层,然后对其进行热处理,在热处理过程中,图形化的栅电极和栅介质充当掩膜阻挡H扩散进入沟道区域,使H只能扩散进入未被栅电极和栅介质所覆盖的双层沟道区外的金属氧化物中,形成自对准的重掺杂的低电阻率源漏区;7)光刻和刻蚀所述含H覆盖层,形成接触孔;8)淀积导电层,并通过光刻和刻蚀形成接触电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学深圳研究生院,未经北京大学深圳研究生院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310233771.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造