[发明专利]快速运算多位元串联脉动双基底二进制有限域乘法器

摘要

本发明涉及一种快速运算多位元串联脉动双基底二进制有限域乘法器，包括输入端B、k个PE模块、FRRP模块、R3模块，所述k个PE模块串联，所述k个PE模块经k个周期，第1个周期A的输入是，B直接输入，计算结果经过所述FRRP模块还原输入到暂存器C中；第2个周期A的输入，B经过所述R3模块输入，计算结果也经过FRRP模块还原，与第1个周期的计算结果相加，保存在暂存器C中；如此，第k个周期，A的输入是，B经过（k-1）次所述R3模块后输入，计算结果经过所述FRRP模块还原，与前面（k-1）次累加结果相加，保存到暂存器C中，再由暂存器C输出结果。

主权项

1.一种快速运算多位元串联脉动双基底二进制有限域乘法器，其特征在于，包括输入端B、k个PE模块、FRRP模块、R3模块，所述k个PE模块串联，所述k个PE模块经k个周期，第1个周期A的输入是，B直接输入，计算结果经过所述FRRP模块还原输入到暂存器C中；第2个周期A的输入，B经过所述R3模块输入，计算结果也经过FRRP模块还原，与第1个周期的计算结果相加，保存在暂存器C中；如此，第k个周期，A的输入是，B经过（k-1）次所述R3模块后输入，计算结果经过所述FRRP模块还原，与所述（k-1）次累加结果相加，保存到暂存器C中，再由暂存器C输出结果，所述R3模块实现的计算，所述PE模块包括R1模块、CMP模块、CVP模块、PWM模块、个异或门、和个锁存器，所述R3模块输出到所述R1模块后经所述CMP模块进行系数转换，A的分段输入所述CVP模块进行A的分段的系数转换，CMP模块和CVP模块的计算结果均输入到PWM模块，实现和A分段乘积计算，经过个异或门累加，结果保存在个锁存器中，由锁存器输出结果其中，A通过三项多项式，表示为，共有m个系数，即，使用分段切割法，将m位的A切割成，每段d位，总共有k²个分段，因此有；B通过双基底可表示为，作为乘法器的另一个输入；C为输出结果。