[发明专利]集成电路电源轨抗静电保护的触发电路结构

摘要

一种电路电源轨抗静电保护的触发电路结构，属于电子技术领域。该结构用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，包括由m（正整数）个第一PMOS管构成的二极管连接形式的串联电路，第二PMOS管和电阻R；m个第一PMOS管构成的二极管连接形式的串联电路中最上面一个第一PMOS管的源极接VDD_H，第二PMOS管的漏极接ESD保护器件的触发端T，第二PMOS管的栅极通过电阻R接VDD。该触发电路结构由低压器件组成，但是却能容忍高压电源轨VDD_H电压，能够降低器件的触发电压，并促使器件的均匀导通，提高ESD能力，同时，该电路中无电容器件，因此受保护集成电路正常工作时漏电流较小。

主权项

集成电路电源轨抗静电保护的触发电路结构（1），用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，包括由m个第一PMOS管构成的二极管连接形式的串联电路（3），其中m为正整数，一个第二PMOS管（4）和一个电阻R；所述m个第一PMOS管构成的二极管连接形式的串联电路（3）中每个第一PMOS管的栅极与漏极相连、衬底和源极相连，每个第一PMOS管的源极与其上面的一个第一PMOS管的漏极相连；第二PMOS管（4）的源极和衬底短接，再接m个第一PMOS管构成的二极管连接形式的串联电路（3）中最下面一个第一PMOS管的漏极；第二PMOS管（4）的栅极与电阻R的一端相连；该触发电路使用时，所述m个第一PMOS管构成的二极管连接形式的串联电路（3）中最上面一个第一PMOS管的源极接集成电路的高压电源轨VDD_H，所述第二PMOS管（4）的漏极接集成电路的ESD保护器件（2）的触发端T，所述第二PMOS管（4）的栅极通过电阻R接集成电路的低压电源轨VDD，所述集成电路的ESD保护器件（2）跨接在高压电源轨VDD_H和地轨VSS之间。