[发明专利]集成电路电源轨抗静电保护的触发电路结构无效
| 申请号： | 201310083007.X | 申请日： | 2013-03-15 |
| 公开（公告）号： | CN103151350A | 公开（公告）日： | 2013-06-12 |
| 发明（设计）人： | 张波;樊航;盛玉荣;柯明道 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L27/02 | 分类号： | H01L27/02 |
| 代理公司： | 成都宏顺专利代理事务所(普通合伙) 51227 | 代理人： | 李顺德;王睿 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 集成电路 电源 抗静电 保护 触发 电路 结构 | ||
1.集成电路电源轨抗静电保护的触发电路结构（1），用于触发具有混合工作电压的集成电路高压电源轨抗静电保护器件，包括由m个第一PMOS管构成的二极管连接形式的串联电路（3），其中m为正整数，一个第二PMOS管（4）和一个电阻R；所述m个第一PMOS管构成的二极管连接形式的串联电路（3）中每个第一PMOS管的栅极与漏极相连、衬底和源极相连，每个第一PMOS管的源极与其上面的一个第一PMOS管的漏极相连；第二PMOS管（4）的源极和衬底短接，再接m个第一PMOS管构成的二极管连接形式的串联电路（3）中最下面一个第一PMOS管的漏极；第二PMOS管（4）的栅极与电阻R的一端相连；该触发电路使用时，所述m个第一PMOS管构成的二极管连接形式的串联电路（3）中最上面一个第一PMOS管的源极接集成电路的高压电源轨VDD_H，所述第二PMOS管（4）的漏极接集成电路的ESD保护器件（2）的触发端T，所述第二PMOS管（4）的栅极通过电阻R接集成电路的低压电源轨VDD，所述集成电路的ESD保护器件（2）跨接在高压电源轨VDD_H和地轨VSS之间。
2.根据权利要求1所述的集成电路电源轨抗静电保护的触发电路结构（1），其特征在于，所述m个第一PMOS管构成的二极管连接形式的串联电路（3）中m的取值满足：
当受保护的集成电路正常工作时，高压电源轨VDD_H的电压值小于（VDD+|m×Vth1+Vth4|）；当电源轨VDD_H与VSS之间发生正向ESD时，高压电源轨VDD_H的电压值大于（VDD+|m×Vth1+Vth4|）或（VSS+|m×Vth1+Vth4|）；其中，VDD为低压电源轨VDD的电压值，Vth1为第一PMOS管的导通电压阈值，Vth4为第二PMOS管4的导通电压阈值，VSS为地轨VSS的电压值。
3.根据权利要求1或2所述的集成电路电源轨抗静电保护的触发电路结构（1），其特征在于，所述集成电路电源轨抗静电保护的触发电路结构（1）还包括一个NMOS管（5）；所述NMOS管（5）的源极和衬底短接并结构地轨VSS，其漏极与第二PMOS管（4）的漏极相接，其栅极与第二PMOS管（4）的栅极相连。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310083007.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
