[发明专利]减轻同时多状态感测引起的变化有效
| 申请号： | 201280070357.6 | 申请日： | 2012-11-19 |
| 公开（公告）号： | CN104126205A | 公开（公告）日： | 2014-10-29 |
| 发明（设计）人： | E.沙隆 | 申请（专利权）人： | 桑迪士克科技股份有限公司 |
| 主分类号： | G11C11/56 | 分类号： | G11C11/56;G06F11/10 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 万里晴 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种用于减轻同时多阈值(SMT)感测可以引起的感测变化的方法和设备。在SMT感测期间，可以使用两个或更多不同偏置条件以同时感测两个不同阈值电压。然而，当使用与用于验证的偏置条件不同的偏置条件读取时，存储器单元的阈值电压偏移可能存在变化。在一个实施例中，使用在SMT验证期间使用的两个(或全部)偏置条件读取每一个编程状态。换句话说，两个(或更多)不同的感测操作用于读取每一个存储器单元。来自这些不同感测操作的数据可以用于计算ECC解码器的初始值(例如，LLR、LR、概率)。在一个实施例中，仅当正常读取失败时执行该技术。 | ||
| 搜索关键词： | 减轻 同时 状态 引起 变化 | ||
【主权项】：
一种用于操作具有包括第一组和第二组的多个非易失性存储元件的非易失性存储器的方法，所述方法包括：使用第一偏置条件验证第一组非易失性存储元件(2102、2602)；使用第二偏置条件验证第二组非易失性存储元件(2102、2604)；使用第一偏置条件确定第一和第二组中的每一个非易失性存储元件的第一表观阈值电压(2104)；使用第二偏置条件确定第一和第二组中的每一个非易失性存储元件的第二表观阈值电压(2106)；以及使用第一组和第二组中的每一个非易失性存储元件的第一表观阈值电压和第二表观阈值电压确定ECC解码器的初始值(2108)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克科技股份有限公司，未经桑迪士克科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280070357.6/，转载请声明来源钻瓜专利网。
