[发明专利]高速串行外围接口内存子系统及其形成方法、电子装置有效
| 申请号： | 201280069204.X | 申请日： | 2012-12-07 |
| 公开（公告）号： | CN104094352B | 公开（公告）日： | 2018-01-23 |
| 发明（设计）人： | K·威德默;C·兹特劳;A·勒 | 申请（专利权）人： | 赛普拉斯半导体公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 北京安信方达知识产权代理有限公司11262 | 代理人： | 陆建萍,郑霞 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 揭露的是一种内存子系统。内存子系统包括串行外围接口(SPI)双倍数据速率(DDR)易失性内存组件(203)、耦接至串行外围接口(SPI)双倍数据速率(DDR)易失性内存组件的串行外围接口(SPI)双倍数据速率(DDR)非易失性内存组件(201)、以及串行外围接口(SPI)双倍数据速率(DDR)接口(205a‑c)。串行外围接口(SPI)双倍数据速率(DDR)接口(205a‑c)存取串行外围接口(SPI)双倍数据速率(DDR)易失性内存组件(203)以及串行外围接口(SPI)双倍数据速率(DDR)非易失性内存组件(201)，其中数据是在时脉信号的前缘和降缘存取。 | ||
| 搜索关键词： | 高速 串行 外围 接口 内存 子系统 | ||
【主权项】：
一种内存子系统，其包含：串行外围接口双倍数据速率SPI DDR易失性内存组件，其中该SPI DDR易失性内存组件包括SPI DDR静态随机存取内存PSRAM；耦接至该SPI DDR易失性内存组件的SPI DDR非易失性内存组件，其中该SPI DDR非易失性内存组件包括SPI DDR快闪内存；存取该SPI DDR易失性内存组件和该SPI DDR非易失性内存组件的SPI DDR接口，其中该SPI DDR接口包括多个接口部件，所述多个接口部件在包含处理器、所述SPI DDR易失性内存组件和所述SPI DDR非易失性内存组件的各个分开的组件之间分布，并且其中在所述分开的组件之间分布的所述多个接口部件是所述分开的组件的内部电路的一部分，其中该SPI DDR接口可操作地在时脉信号的前缘和降缘存取该SPI DDR易失性内存组件中的数据，并且其中该SPI DDR接口可操作地在该时脉信号的前缘和降缘存取该SPI DDR非易失性内存组件中的数据；以及堆叠的封装，该堆叠的封装包括两个接脚以及相堆叠的该SPI DDR非易失性内存组件和该SPI DDR易失性内存组件，以通过所述两个接脚致能或禁能该SPI DDR易失性内存组件或该SPI DDR非易失性内存组件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛普拉斯半导体公司，未经赛普拉斯半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280069204.X/，转载请声明来源钻瓜专利网。
