[发明专利]具有块间绝缘体的N沟道和P沟道FINFET单元架构

摘要

一种finFET块架构包括具有第一传导性类型的第一半导体鳍集合和具有第二传导性类型的第二半导体鳍集合。块间绝缘体放置于第一和第二集合的外鳍之间。图案化的栅极导体层包括跨第一块中的鳍的集合延伸而未与块间绝缘体交叉的第一多个栅极迹线和跨第二块中的鳍的集合延伸而未与块间绝缘体交叉的第二多个栅极迹线。在栅极导体层之上的图案化的导体层布置于正交布图图案中并且包括被布置用于连接第一和第二块中的栅极迹线的块间连接器。

主权项

一种集成电路，包括：衬底；第一块，包括在所述衬底的第一区域中的半导体鳍的集合，所述第一块包括在所述第一块的相对外侧边缘上的外鳍和在所述外鳍之间的内鳍，所述第一块被布置用于具有第一传导性类型的沟道的器件；第二块，包括在所述衬底的第二区域中的半导体鳍的集合，所述第二块包括在所述第二块的相对外侧边缘上的外鳍和在所述外鳍之间的内鳍，所述第二块被布置用于具有第二传导性类型的沟道的器件；在所述第一块与所述第二块的外鳍之间的在所述衬底的第三区域中的块间绝缘体；图案化的栅极导体层，包括在所述第一块中跨在所述第一块中的所述鳍的集合延伸而未与所述块间绝缘体交叉的第一多个栅极迹线和在所述第二块中跨在所述第二块中的所述鳍的集合延伸而未与所述块间绝缘体交叉的第二多个栅极迹线；在所述栅极导体层之上的至少一个图案化的导体层，包括块间迹线，所述块间迹线在所述块间绝缘体之上穿过并且被布置用于将在所述第一多个栅极迹线中的栅极迹线连接到在所述第二多个栅极迹线中的栅极迹线；以及多个层间连接器，其连接半导体鳍、栅极迹线、所述块间迹线和在所述至少一个图案化的导体层中的迹线，其中所述块间绝缘体包括用于平衡由于在对应的所述半导体鳍的集合的所述外鳍与所述内鳍之间的沟槽隔离结构所致的应力的装置。