[发明专利]具有块间绝缘体的N沟道和P沟道FINFET单元架构

说明书

技术领域

本发明涉及集成电路器件、单元库、单元架构和用于包括finFET器件的集成电路器件的电子设计自动化工具。

背景技术

已经在D.Hisamoto等人的IEDM,1998和N.Lindert等人的IEEE Electron Device Letters,p.487,2001中描述FinFET式晶体管。FinFET近来已经赢得接受，因为对低功率和紧凑布图的要求已经变得要求更高。在CMOS器件中，近邻放置晶体管的N型和P型块而绝缘体在它们之间以防止闩锁和其它问题。

在集成电路设计中，经常利用标准单元库。希望提供一种适合于实施用于标准单元库的单元和用于使用具有灵活布图特征的finFET架构来实施集成电路的基于finFET的设计架构。

发明内容

针对FinFET块，晶体管的沟道包括窄鳍，这些窄鳍在形成于比如可能在与块间绝缘体相邻的边缘处出现的应力失衡的区域中时可能易受翘曲或者其它变形。针对更小特征尺寸，结构的非均匀性也可能损害横跨块间绝缘体的多晶硅栅极迹线的可靠性。

描述解决这些和其它问题的适合于实施多种单元和创建用于在集成电路设计中使用的finFET标准单元库的FinFET块结构。描述用于部署设计工具的技术，这些设计工具用于使用finFET块架构用于集成电路设计以及作为电子设计自动化软件和系统的部件。描述包括单元的集成电路，这些单元包括finFET块。

附图说明

图1示出示例集成电路设计流程的简化表示。

图2是适合于与本技术的实施例一起使用的计算机系统的简化框图以及本技术的电路设计和电路实施例。

图3A和3B是示出在现有技术中已知的finFET结构的简化图。

图4是具有灵活布图特征并且适合于在标准单元库中使用的多个finFET块的简化布图简图。

图5是适合于在结构（比如图4的结构）中的finFET块之间使用的隔离结构的截面图。

图6A和6B是适合于使用如本文中描述的finFET块架构来实施为标准单元的包括D触发器和时钟驱动器的电路的示意图。

图7-9图示利用finFET块架构（比如图4中所示finFET块架构）的图6A和6B的电路的部件的实现方式。

图10是具有浮动功率总线结构和其它灵活布图特征并且适合于在灵活标准单元库中使用的多个“高”finFET块的简化布图简图。

图11图示利用finFET块架构（比如图10中所示finFET块架构）的时钟驱动器的部件的实现方式。

图12是用于设计用于单元库的基于finFET块的单元的过程的简化流程图。

图13是用于利用流动单元库（liquid cell library）的自动化设计过程的简化流程图，该流动单元库包括如本文中描述的基于finFET块的单元。

图14是finFET块的图，出于提供参考帧以指定功率迹线在块之上的位置的目的而设定该finFET块。

具体实施方式

图1是集成电路设计流程的简化表示。与本文中的所有流程图一样，将理解可以组合、并行执行或者以不同顺序执行图1的步骤中的许多步骤而不影响实现的功能。在一些情况下，仅当也进行某些其它改变，步骤重新布置才会实现相同结果，并且在其它情况下，仅当满足某些条件，步骤重新布置才会实现相同结果。这样的重新布置可能性将为读者所清楚。

在高级别，图1的过程始于产品构想（块100）并且在EDA（电子设计自动化）软件设计过程（块110）中被实现。在设计完成时，制作过程（块150）以及封装和组装过程（块160）出现从而最终产生完成的集成电路芯片（结果170）。

EDA软件设计过程（块110）实际上由为了简化而以线性方式示出的多个步骤112-130组成。在实际集成电路设计过程中，特定设计可能必须返回经过步骤直至通过某些测试。相似地，在任何实际设计过程中，这些步骤可以以不同顺序和组合出现。因此通过背景和总体说明而不是作为用于特定集成电路的具体或者推荐设计流程提供这一描述。

现在将提供EDA软件设计过程（步骤110）的组成步骤的简要描述。