[发明专利]高耐压半导体装置

摘要

本发明提供一种高耐压半导体装置。在p-硅基板（100）的表面层上，设有n阱区域（201）以及包围n阱区域（201）的n-区域（101）。n-区域（101）具备配置有高耐压MOSFET（71）、（72）的耐压区域。n阱区域（201）具备配置有逻辑电路的逻辑电路区域（19）。在高耐压MOSFET（71）、（72）的漏极区域（103）与逻辑电路区域（19）之间，设有p-开口部（131）。在第2拾取区域（122）与漏极区域（103）之间，设有作为负载电阻（104a）、（104b）使用的n缓冲区域（104）。p-开口部（131）设置于n缓冲区域（104）与逻辑电路区域（19）之间。据此，可以实现芯片的小面积化，并能够提供一种具有开关响应速度较快的电平移位电路的高耐压半导体装置。

主权项

一种高耐压半导体装置，其特征在于，具备：第2导电型半导体区域，其设置于第1导电型半导体基板上；逻辑电路，其设置于所述半导体区域的表面层；绝缘栅型场效应晶体管，其具有在所述半导体区域的外周侧设置的第2导电型源极区域、在所述半导体区域上隔着绝缘膜设置的栅极电极以及与所述半导体区域的外周端分开预定距离而设置在所述半导体区域的表面层的第2导电型漏极区域；第2导电型拾取区域，其与所述半导体区域的外周端分开所述预定距离并在所述半导体区域的表面层与所述漏极区域分开而设置；以及第1导电型开口部，其在从所述漏极区域起至经由所述半导体区域的夹在所述漏极区域与所述第2导电型拾取区域之间的部分到达所述第2导电型拾取区域的靠所述漏极区域侧的一部分的部分为止的区域与所述逻辑电路之间，与所述漏极区域、所述第2导电型拾取区域以及所述逻辑电路分开设置，并从所述半导体区域的表面达到所述半导体基板；并具备负载电阻，其由所述半导体区域的、夹在所述漏极区域与所述第2导电型拾取区域之间的部分构成。