[发明专利]半导体存储器件

摘要

本发明是在由纵型晶体管SGT所构成的无负载4T-SRAM中，实现较小的SRAM单元面积。在使用4个MOS晶体管所构成的静态型存储器单元中，前述MOS晶体管为将形成于基体衬底上的漏极、栅极、源极配置于垂直方向的SGT，且借由将存取晶体管的栅极作为字线在邻接于横方向的多个单元共通化，并且将对于字线的接点依多个单元形成1个，即可实现具有极小的存储器单元面积的CMOS型无负载4T-SRAM。

主权项

一种半导体存储器件，具备多个在衬底上排列有4个MOS晶体管的静态型存储器单元，其特征在于，前述4个MOS晶体管的各者发挥作为第1及第2PMOS的存取晶体管、与第1及第2NMOS的驱动器晶体管的功能，该第1及第2PMOS的存取晶体管为了保持存储器单元数据而用以供给电荷并且存取存储器，而该第1及第2NMOS的驱动器晶体管为了读取存储器单元的数据而用以驱动存储节点；在前述第1及第2PMOS的存取晶体管中，P型第1扩散层、第1柱状半导体层及P型第2扩散层沿垂直方向阶层地配置在衬底上，而前述第1柱状半导体层被配置在形成于前述第1柱状半导体层的底部的前述第1扩散层、与形成于前述第1柱状半导体层的上部的前述第2扩散层之间，而于前述第1柱状半导体层的侧壁则形成有第1栅极；在前述第1及第2NMOS的驱动器晶体管中，N型第3扩散层、第2柱状半导体层及N型第4扩散层沿垂直方向阶层地配置在衬底上，而前述第2柱状半导体层被配置在形成于前述第2柱状半导体层的底部的前述第3扩散层、与形成于前述第1柱状半导体层的上部的前述第4扩散层之间，而于前述第2柱状半导体层的侧壁则形成有第2栅极；前述第1PMOS的存取晶体管及前述第1NMOS的驱动器晶体管彼此邻接排列；前述第2PMOS的存取晶体管及前述第2NMOS的驱动器晶体管彼此邻接排列；在前述衬底形成有用以赋予电位至该衬底的于多个存储器单元共通的第1阱；形成于前述第1PMOS的存取晶体管的底部的前述P型第1扩散层及形成于前述第1NMOS的驱动器晶体管的底部的前述N型第3扩散层彼此连接；前述彼此连接的前述P型第1扩散层及N型第3扩散层发挥作为用以保持存储于存储器单元的数据的第1存储节点的功能；为了防止前述N型第3扩散层或P型第1扩散层与前述第1阱间的泄漏，在前述N型第3扩散层或P型第1扩散层与前述第1阱之间以底部较元件分离层还浅的方式形成具有与前述第1阱相反导电型的第1防止泄漏扩散层；前述第1防止泄漏扩散层与前述P型第1扩散层或N型第3扩散层直接连接；形成于前述第2PMOS的存取晶体管的底部的前述P型第1扩散层及形成于前述第2NMOS的驱动器晶体管的底部的前述N型第3扩散层彼此连接；前述彼此连接的前述P型第1扩散层及N型第3扩散层发挥作为用以保持存储于存储器单元的数据的第2存储节点的功能；为了防止前述N型第3扩散层或P型第1扩散层与前述第1阱间的泄漏，在前述N型第3扩散层或P型第1扩散层与前述第1阱之间以底部较元件分离层还浅的方式形成具有与前述第1阱相反导电型的第2防止泄漏扩散层；前述第2防止泄漏扩散层与前述P型第1扩散层或N型第3扩散层直接连接；前述第1及前述第2PMOS的驱动器晶体管的各者的栅极借由第1栅极配线而彼此连接，前述第1栅极配线借由与邻接的2个以上的多个存储器单元中的前述第1及前述第2PMOS的存取晶体管的各者的栅极彼此连接而形成字线；分别于邻接的多个存储器单元，在为字线的前述第1栅极配线上形成第1接点。