[发明专利]使用氧化硅多层结构的减少的图案化负载无效
| 申请号: | 201280008860.9 | 申请日: | 2012-02-27 |
| 公开(公告)号: | CN103370773A | 公开(公告)日: | 2013-10-23 |
| 发明(设计)人: | S·巴蒂亚;P·E·吉;S·文卡特拉马 | 申请(专利权)人: | 应用材料公司 |
| 主分类号: | H01L21/316 | 分类号: | H01L21/316;H01L21/205 |
| 代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 张欣 |
| 地址: | 美国加利*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明揭示的各方面有关于在图案化基板上沉积共形氧化硅多层的方法。所述共形氧化硅多层各自通过沉积多个子层而形成。子层是通过以下步骤沉积的:将双(二乙基胺基)硅烷(BIS(DIETHYLAMINO)SILANE,BDEAS)与含氧前驱物流入处理腔室,使得在整个图案化基板表面上达成相对均匀的介电质生长速率。在形成子层后可接着有等离子体处理,以进一步改善共形度并且减少共形氧化硅多层膜的湿蚀刻速率。根据实施例生长的共形氧化硅多层的沉积对图案密度的依赖减少,同时仍适合用于非牺牲性的应用。 | ||
| 搜索关键词: | 使用 氧化 多层 结构 减少 图案 负载 | ||
【主权项】:
1.一种用于在处理腔室的基板处理区域中在图案化基板上形成共形氧化硅多层的方法,其中所述图案化基板具有致密图案化区域与稀疏图案化区域,所述方法包含以下依序的步骤:执行化学气相沉积的第一循环,包含以下操作:将BDEAS流进所述基板处理区域;将第一含氧前驱物流进所述基板处理区域,以及由所述BDEAS与所述第一含氧前驱物通过化学气相沉积在所述图案化基板上形成所述共形氧化硅多层的第一共形氧化硅子层;从该基板处理区域移除未反应以及部分反应的前驱物;以及执行化学气相沉积的第二循环,包含以下操作:将BDEAS流进所述基板处理区域;将第二含氧前驱物流进所述基板处理区域;以及由所述BDEAS与所述第二含氧前驱物通过化学气相沉积在所述图案化基板上形成所述共形氧化硅多层的第二共形氧化硅子层;其中所述第一共形氧化硅子层的厚度为约
或更少。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于应用材料公司,未经应用材料公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201280008860.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





