[实用新型]多通道梳状滤波器

摘要

本实用新型公开了多通道梳状滤波器。本实用新型通过分解梳状滤波器传递函数，优化梳状滤波器架构，将梳状滤波器分解为呈多相并列结构的梳状滤波器，并利用移位寄存器和RAM存储器，在不增加面积和复杂度的基础上实现高速多通道梳状滤波，降低硬件资源消耗，节约成本，可以在进行加减运算前降低工作频率，从而提高梳状滤波器的整体工作频率，适用于下一代移动通信系统。

主权项

一种多通道梳状滤波器，其特征在于，包括第一多路选择器（411）、M1个第二子通路、M1‑1个第二延时寄存器（407）和第四加法器（408），其中：每个第二子通路包括一个阶数为N，抽取因子为M2的第二分量梳状滤波器（410），以及连接该第二分量梳状滤波器（410）输入端的第四抽取器（406），该第四抽取器（406）的抽取率为M1；通过在每两个第二子通路的输入端之间连接一个所述第二延时寄存器（407），将各第二子通道的输入端汇总成一个总输入端，该总输入端连接所述第一多路选择器（411）的输出端；各第二子通路的输出端连接所述第四加法器（408）；第二分量梳状滤波器（410）包括依次连接的N级级联的第三积分器、第五抽取器（405）和N级级联的第三梳状器，其中：第五抽取器（305）的抽取率为M2；所述第三积分器的输入端连接所述第四抽取器（406）的输出端；所述第三梳状器的输出端连接第四加法器（408）；每个第三单级积分器包括第五加法器（402）和第五D触发器（404），以及第五D触发器（404）到第五加法器（402）路径上的第一移位寄存器或者第一RAM存储器（409）；每个第三单级梳状器包括第三减法器（403）和第六D触发器（404’），以及第六D触发器（404’）到第三减法器（403）路径上的第二移位寄存器或者第二RAM存储器（409’）；N、M1和M2均为正整数。