[实用新型]多通道梳状滤波器有效
| 申请号: | 201220740821.5 | 申请日: | 2012-12-28 |
| 公开(公告)号: | CN202998022U | 公开(公告)日: | 2013-06-12 |
| 发明(设计)人: | 潘科;韩明 | 申请(专利权)人: | 上海贝岭股份有限公司 |
| 主分类号: | H03H17/02 | 分类号: | H03H17/02 |
| 代理公司: | 上海兆丰知识产权代理事务所(有限合伙) 31241 | 代理人: | 章蔚强 |
| 地址: | 200233 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 通道 滤波器 | ||
技术领域
本实用新型涉及数字信号处理技术领域,尤其涉及一种多通道梳状滤波器。
背景技术
科技日新月异,由于数字系统的迅猛发展,如今大部分的现代化设备都是使用数字系统进行信号处理。模拟信号需要经过模数转换器(ADCs)转换成数字信号才能在数字系统进行处理和存储。随着移动通信技术的发展,通信用户急剧增加,现代通讯协议中都采用了高速多载波处理技术,这就要求相应的通信产品也具有高速多载波处理能力。
数字滤波器广泛用于各种通讯系统,如高清电视,智能手机,电缆调制等。在采用高动态范围和高信噪比的过采样∑ΔADC应用中,滤波器扮演了重要角色,如高端音视频传输、WiMAX(全球微波互联接入)接收等。快速增长的高速率和高带宽需求,使传统的滤波器无法工作在高速的时钟频率系统中。例如2G系统中的∑ΔADC采样频率需要达到200KHz,3G系统中的∑ΔADC采样频率需要达到4MHz,而LTE(Long Term Evolution)系统中的∑ΔADC采样频率需要达到40MHz以上,下一代的移动通信技术将对数字信号处理的性能提出更高的要求。
梳状滤波器是数字信号处理中经常使用的一种滤波器,不需要乘法单元,存储空间也低于其他FIR(Finite Impulse Response)滤波器,并且容易扩展,这些优点都提高梳状滤波器的实用性和研究价值。通带衰减是梳状滤波器的主要问题之一,通过增加梳状滤波器的阶数,可以锐化梳状滤波器的通带特性。对于传统梳状滤波器,每增加1阶,将增加2个加法器,并且为了保持精度,相应数据位宽也会增加,加法器的速度将下降,面积也将增大。
梳状滤波器在窄频带的低频滤波器实现上有着较高的效率,其主要功能是消除频谱上信号频段以外的噪声,以防止采样后噪声被混入信号频段,常在降频采样(抽取)和升频采样(内插)时通常用做首级滤波器。如图1所示,在降频采样(抽取)中应用,梳状滤波器102紧跟在∑ΔADC101后,作为第一级滤波器,后级使用的半带滤波器103、104用于平滑梳状滤波器通带特性。
发明内容
本实用新型的目的在于提供一种多通道梳状滤波器,能够工作在数百兆赫兹(MHz)到吉赫兹(GHz)的∑ΔADC过采样系统中,可以在进行加减运算前降低工作频率,在不增加面积和复杂度的基础上实现高速梳状滤波器,同时可以支持多个通道的数据进行梳状滤波。
实现上述目的的技术方案是:
一种多通道梳状滤波器,包括第一多路选择器(411)、M1个第二子通路、M1-1个第二延时寄存器(407)和第四加法器(408),其中:
每个第二子通路包括一个阶数为N,抽取因子为M2的第二分量梳状滤波器(410),以及连接该第二分量梳状滤波器(410)输入端的第四抽取器(406),该第四抽取器(406)的抽取率为M1;
通过在每两个第二子通路的输入端之间连接一个所述第二延时寄存器(407),将各第二子通道的输入端汇总成一个总输入端,该总输入端连接所述第一多路选择器(411)的输出端;
各第二子通路的输出端连接所述第四加法器(408);
第二分量梳状滤波器(410)包括依次连接的N级级联的第三积分器、第五抽取器(405)和N级级联的第三梳状器,其中:
第五抽取器(305)的抽取率为M2;
所述第三积分器的输入端连接所述第四抽取器(406)的输出端;
所述第三梳状器的输出端连接第四加法器(408);
每个第三单级积分器包括第五加法器(402)和第五D触发器(404),以及第五D触发器(404)到第五加法器(402)路径上的第一移位寄存器或者第一RAM存储器(409);
每个第三单级梳状器包括第三减法器(403)和第六D触发器(404’),以及第六D触发器(404’)到第三减法器(403)路径上的第二移位寄存器或者第二RAM存储器(409’);
N、M1和M2均为正整数。
上述的多通道梳状滤波器,其中,所述N级级联的第三积分器指:依次相接的N个第三单级积分器;所述N级级联的第三梳状器指:依次相接的N个第三单级梳状器。
上述的多通道梳状滤波器,其中,
每个第三单级积分器中:第五加法器(402)的输入端作为第三单级积分器的输入端;第五加法器(402)的输出端连接第五D触发器(404);第五D触发器(404)的输出端作为第三单级积分器的输出端,并通过第一移位寄存器或者第一RAM存储器(409)连接第五加法器(402);
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海贝岭股份有限公司,未经上海贝岭股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201220740821.5/2.html,转载请声明来源钻瓜专利网。





