[实用新型]抗辐射SRAM时序控制电路

摘要

本实用新型公开了一种抗辐射SRAM时序控制电路，用于解决现有抗辐射SRAM时序控制电路在辐射环境下可靠性差的技术问题。技术方案是在存储器阵列中增加一行一列存储单元来跟踪存储器关键信号线包括字线和位线的状态，每次存储器读写操作都选中跟踪单元的行和列，将跟踪单元的字线和位线的状态反馈给时序控制单元。时序控制单元依据反馈信号及输入时钟产生SRAM的内部时序控制信号，实现数据的写入和读出。由于采用存储单元跟踪技术，整个时序完全依赖于存储器自身的速度变化自动调节，避免了因辐射引起的电路工作速度变化对SRAM时序产生以及对位线预充、数据写入、数据读出等关键操作的速度的影响，提高了抗辐射SRAM时序控制电路的可靠性。

主权项

一种抗辐射SRAM时序控制电路，包括存储器阵列，其特征在于还包括一行和一列跟踪存储单元，一行跟踪存储单元连接跟踪字线LWL_TRACK，一列跟踪存储单元连接跟踪位线BL_TRACK和BLB_TRACK；任意一行字线有效时，跟踪字线LWL_TRACK同时有效；当任意选中的存储单元进行读写操作时，跟踪列上对应的存储单元也会同时执行读写操作；在向存储阵列写数据时，跟踪列上固定写入数据0，否则需要同时检测0和1两种状态；当跟踪列输出数据DO_TRACK为0时，认为数据已写至位线，如果此时跟踪字线LWL_TRACK为1，则数据写入存储单元；在从存储阵列读数时，跟踪列输出DO_TRACK为0时，则认为实际要读出的存储单元的数据已经稳定并可以进行锁存操作。