[实用新型]抗辐射SRAM时序控制电路

权利要求书

1.一种抗辐射SRAM时序控制电路，包括存储器阵列，其特征在于还包括一行和一列跟踪存储单元，一行跟踪存储单元连接跟踪字线LWL_TRACK，一列跟踪存储单元连接跟踪位线BL_TRACK和BLB_TRACK；任意一行字线有效时，跟踪字线LWL_TRACK同时有效；当任意选中的存储单元进行读写操作时，跟踪列上对应的存储单元也会同时执行读写操作；在向存储阵列写数据时，跟踪列上固定写入数据0，否则需要同时检测0和1两种状态；当跟踪列输出数据DO_TRACK为0时，认为数据已写至位线，如果此时跟踪字线LWL_TRACK为1，则数据写入存储单元；在从存储阵列读数时，跟踪列输出DO_TRACK为0时，则认为实际要读出的存储单元的数据已经稳定并可以进行锁存操作。