[实用新型]新型PLB总线的ISA接口IP核有效
申请号: | 201220394950.3 | 申请日: | 2012-08-10 |
公开(公告)号: | CN202735722U | 公开(公告)日: | 2013-02-13 |
发明(设计)人: | 赵哲 | 申请(专利权)人: | 无锡普智联科高新技术有限公司 |
主分类号: | G05B19/04 | 分类号: | G05B19/04;G06F13/40 |
代理公司: | 天津盛理知识产权代理有限公司 12209 | 代理人: | 王利文 |
地址: | 214135 江苏省无锡市无锡市新*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型涉及一种新型PLB总线的ISA接口IP核,其技术特点是:包括译码器、双口RAM、寄存器阵列、读写状态机和用户逻辑模块;译码器通过控制线与用户逻辑模块相连接,译码器通过地址线与双口RAM和寄存器阵列相连接;读写状态机的输入端与ISA总线相连接,读写状态机输出端与双口RAM相连接;寄存器阵列一端与ISA总线相连接,双口RAM和寄存器阵列的另一端分别通过双向数据线同用户逻辑模块相连接,用户逻辑模块的另一端同PLB总线相连接,所述的ISA总线与上位机控制单元相连接,PLB总线与CPU相连接。本实用新型通过ISA总线与上位机相连接并通过PLB总线与CPU相连接实现数据交互功能,具有控制逻辑简单、可靠性高、速度快、兼容性强以及易于扩展等特点。 | ||
搜索关键词: | 新型 plb 总线 isa 接口 ip | ||
【主权项】:
一种新型PLB总线的ISA接口IP核,其特征在于:包括译码器、双口RAM、寄存器阵列、读写状态机和用户逻辑模块;译码器通过控制线与用户逻辑模块相连接,译码器通过地址线与双口RAM和寄存器阵列相连接;读写状态机的输入端与ISA总线相连接,读写状态机输出端与双口RAM相连接;寄存器阵列一端与ISA总线相连接,双口RAM和寄存器阵列的另一端分别通过双向数据线同用户逻辑模块相连接,用户逻辑模块的另一端同PLB总线相连接,所述的ISA总线与上位机控制单元相连接,且PLB总线与CPU相连接,实现上位机控制单元和CPU之间的数据交互功能。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡普智联科高新技术有限公司,未经无锡普智联科高新技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201220394950.3/,转载请声明来源钻瓜专利网。
- 上一篇:一种通信终端自适应负载电路
- 下一篇:一种机芯可自由旋转的电子表