[实用新型]新型PLB总线的ISA接口IP核

说明书

技术领域

本实用新型属于移动机器人领域，尤其是一种新型PLB总线的ISA接口IP核。

背景技术

在移动机器人领域，通常使用PC104控制电机或传感器。由于PC104自身的设计特点，其不能直接控制电机，因此，在PC104和电机之间的信息交互需要一个中间环节，这就是接口板。目前，通常使用微控制器（MCU）模块作为接口板，即：PC104+微控制器+电机（或传感器）的控制方式，这种控制方式存在的问题是：1、MCU的编程语言主要为C语言，以软逻辑实现，它通过顺序执行指令来实现特定功能，避免不了速度低的缺点；2、MCU在同一时间只能处理一条指令的特点也影响了它的应用，其只能用于一些算法的设计及简单的控制。综上所述，采用PC104+微控制器+电机（或传感器）的控制方式在复杂逻辑控制、并行高速、接口板可再用和可升级方面，实现起来都非常困难。

发明内容

本实用新型的目的在于克服现有技术的不足，提供一种设计合理、控制逻辑简单、速度快以及可维护性好的新型PLB总线的ISA接口IP核。

本实用新型解决其技术问题是采取以下技术方案实现的：

一种新型PLB总线的ISA接口IP核，包括译码器、双口RAM、寄存器阵列、读写状态机和用户逻辑模块；译码器通过控制线与用户逻辑模块相连接，译码器通过地址线与双口RAM和寄存器阵列相连接；读写状态机的输入端与ISA总线相连接，读写状态机输出端与双口RAM相连接；寄存器阵列一端与ISA总线相连接，双口RAM和寄存器阵列的另一端分别通过双向数据线同用户逻辑模块相连接，用户逻辑模块的另一端同PLB总线相连接，所述的ISA总线与上位机控制单元相连接，且PLB总线与CPU相连接，实现上位机控制单元和CPU之间的数据交互。

而且，所述的译码器、双口RAM、寄存器阵列、读写状态机、用户逻辑模块和逻辑判断模块嵌装在FPGA内。

而且，在FPGA内还包括一个逻辑判断模块，该逻辑判断模块的输入端与ISA总线的系统字节高位使能信号SBHE相连接，逻辑判断模块的输出端与ISA总线的16位片选信号IOCS16相连接，用于ISA总线16位数据处理的切换控制。

而且，所述的读写状态机与ISA总线相连接的信号为IO读写信号、DMA控制信号和时钟信号。

而且，所述的双口RAM存储如下寄存器数据：8个电机数据、4个编码器控制参数、2个传感器控制参数、8个电机状态数据、4个编码器数据和2个传感器数据。

而且，所述的寄存器阵列存储控制相关寄存器；所述的控制相关寄存器包括如下寄存器：开始执行电机命令端口寄存器、完成电机控制标志寄存器、中断控制寄存器和外部传感器控制端口寄存器。

而且，所述的中断控制寄存器支持上位机控制单元和PLB核之间的双向中断信号。

而且，所述的用户逻辑模块包括两个逻辑转换接口，一个逻辑转换接口用于双口RAM与CPU之间的数据寄存器的转换及传输，另一个逻辑转换接口用于寄存器阵列与CPU之间的控制相关寄存器的转换和传输。

而且，所述的上位机控制单元为PC104主板，CPU为基于MicroBlaze软核的CPU。

而且，所述的双口RAM为异步时钟存储。

本实用新型的优点和积极效果是：

1、本ISA接口IP核有效地将译码器、读写状态机、双口RAM、寄存器阵列及用户逻辑模块等集成在一起，一方面通过ISA总线与上位机控制单元PC104相连接，另一方面通过PLB总线与CPU相连接，可以方便地在各种工艺与结构之间转移,能够对功能加以裁剪以符合特定的应用,可配置IP参数包括译码器地址范围可变、中断控制器用途可变，寄存器数量可变，使能或禁止功能块可变等，实现了可再用、可重定目标以及可配置功能。

2、本ISA接口IP核嵌入在FPGA内并通过PLB总线与MicroBlaze软核或其它符合PLB规范的软核相连接，具有运行速度快、占用资源少、可配置性强等优点，能够自动响应软件和硬件中断，进行异常处理，通过外加控制逻辑，可以扩展外部中断；还可以协助上位机控制单元完成对计算机外设运行状态实时收集、存储器读写任务，减轻了上位机控制单元的运行负担和资源消耗，提高系统性能。