[实用新型]基于阈值逻辑的SET/MOS混合结构的加法器有效
| 申请号： | 201220001444.3 | 申请日： | 2012-01-05 |
| 公开（公告）号： | CN202435380U | 公开（公告）日： | 2012-09-12 |
| 发明（设计）人： | 魏榕山;陈锦锋;陈寿昌;何明华 | 申请（专利权）人： | 福州大学 |
| 主分类号： | H03K19/094 | 分类号： | H03K19/094 |
| 代理公司： | 福州元创专利商标代理有限公司 35100 | 代理人： | 蔡学俊 |
| 地址： | 350002 福建省福州市铜*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构的加法器，其仅由2个阈值逻辑门和1个反相器构成,共消耗3个PMOS管，3个NMOS管和3个SET。输入输出电压间具有较好的兼容性，输出电压摆幅为0.67V，有利于驱动下一级的电路，能够与其它电路进行集成设计。整个电路的平均功耗仅为20nW。与传统的基于CMOS技术的加法器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该加法器能够作为一个基本的算术单元，在数字信号处理器，微处理器，微控制器以及存储器等系统中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。 | ||
| 搜索关键词： | 基于 阈值 逻辑 set mos 混合结构 加法器 | ||
【主权项】：
一种基于阈值逻辑的SET/MOS混合结构的加法器，其特征在于: 包括一个三输入阈值逻辑门、一个四输入阈值逻辑门以及一反相器；所述三输入阈值逻辑门的三个输入端与所述四输入阈值逻辑门的第一、二、三输入端两两连接在一起，所述三输入阈值逻辑门的输出端与所述四输入阈值逻辑门的第四输入端、反相器的输入端连接；所述三、四输入阈值逻辑门由SET/MOS混合电路构成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州大学，未经福州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201220001444.3/，转载请声明来源钻瓜专利网。
- 上一篇：打印装置及打印方法
- 下一篇：基于SET/MOS混合结构的D触发器
