[发明专利]一种差分高速时钟分频器和方法

摘要

一种低功耗的高速多模分频器，包括电平转换器、相互级联的2/3分频器单元。本发明的整体结构是对传统的高速多模分频器进行了优化，主要由电平转换器加TSPC结构的2/3分频器。并且在电平转换器和TSPC结构的2/3分频器上做了改进措施，实现高速低功耗的特点。本发明的分频器结构简洁，对高速差分小信号分频具有低功耗优势，例如5G频率左右输入频率，分频比大于10，比传统SCL结构能节省功耗50％以上。

主权项

一种低功耗的高速多模分频器，电路包括电平转换器和相互级联的2/3分频器，电平转换器包括运算放大器和反向器，2/3分频器由TSPC锁存器和逻辑单元组成，其特征在于在电平转换器的运算放大器和反向器之间增加了电容C0和电阻Rf，并将逻辑单元融合到TSPC锁存器中，将MOS管MN8_1、MOS管MN8_2与MOS管MN8_3串联，MOS管MP8_1、MOS管MP8_2并联，串联模块的漏极与并联模块的漏极相接成反相器形式，实现第一级锁存器装置中逻辑与门装置与TSPC锁存器装置的第一级锁存的功能；MOS管MN8_4、MOS管MN8_5与MOS管MN8_6串联，串联模块的漏极与MOS管MP8_3漏极相接成反相器形式，实现第二级锁存器装置中逻辑与门装置与TSPC锁存器装置的第二级锁存的功能；MOS管MP8_4、MOS管MP8_5并联后再与MP8_6串联，其中MP8_6的源极接电源，MOS管MP8_4、MOS管MP8_5的漏极与MOS管MN8_7漏极相接成反相器形式，实现第三级锁存器装置中逻辑与门装置与TSPC锁存器装置的第三级锁存的功能；第一级锁存器装置输出取反后作为第二级锁存器装置输入控制MN8_4栅极；第二级锁存器装置输出作为第三级锁存器装置输入控制MP8_4栅极；第三级锁存器装置输出作为第一级锁存器装置输入控制MP8_1栅极；三级锁存器级联反馈，实现除法器功能；除3分频使能信号P控制第三级锁存器中MP8_5栅极。