[发明专利]逻辑电路制造方法以及逻辑电路

摘要

本发明提供了一种逻辑电路制造方法以及逻辑电路。逻辑电路制造方法包括在硅片中形成有源区；以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；形成逻辑器件的栅极；执行NMOS核心器件区域的轻掺杂；执行PMOS核心器件区域的轻掺杂；执行NMOS区域的n型离子注入；执行PMOS区域的p型离子注入；其中，不执行NMOS和PMOS输入输出器件的轻掺杂步骤。

主权项

一种逻辑电路制造方法，其特征在于包括：有源区形成步骤，用于在硅片中形成有源区；以输入输出器件离子注入量为基准的高压和低压N阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；以输入输出器件离子注入量为基准的高压和低压P阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；氧化层图案形成步骤，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；栅极形成步骤，用于形成逻辑器件的栅极；改进的NMOS核心器件轻掺杂步骤，用于执行NMOS核心器件区域的轻掺杂，所述NMOS核心器件轻掺杂步骤将与其源漏反型的离子注入到NMOS核心器件的器件沟道中；改进的PMOS核心器件轻掺杂步骤，用于执行PMOS核心器件区域的轻掺杂，所述PMOS核心器件轻掺杂步骤将与其源漏反型的离子注入到PMOS核心器件的器件沟道中；NMOS区域n型离子注入步骤，用于执行NMOS区域的n型离子注入；PMOS区域p型离子注入步骤，用于执行PMOS区域的p型离子注入；其中，在改进的PMOS核心器件轻掺杂步骤之后不执行NMOS和PMOS输入输出器件的轻掺杂步骤。