[发明专利]逻辑电路制造方法以及逻辑电路有效
| 申请号： | 201210507659.7 | 申请日： | 2012-11-30 |
| 公开（公告）号： | CN102945822B | 公开（公告）日： | 2017-07-11 |
| 发明（设计）人： | 张瑛;莘海维 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/765 | 分类号： | H01L21/765;H01L21/8238;H01L21/265;H01L27/04 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人： | 郑玮 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 逻辑电路 制造 方法 以及 | ||
1.一种逻辑电路制造方法，其特征在于包括：
有源区形成步骤，用于在硅片中形成有源区；
以输入输出器件离子注入量为基准的高压和低压N阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的N阱；
以输入输出器件离子注入量为基准的高压和低压P阱形成步骤，以输入输出器件需要的离子量为基准进行离子注入，以用于在有源区中形成输入输出器件和核心器件的P阱；
氧化层图案形成步骤，用于形成氧化层并通过曝光及蚀刻的方式将核心器件区域的氧化层去除而留下输入输出器件区域的氧化层；
栅极形成步骤，用于形成逻辑器件的栅极；
改进的NMOS核心器件轻掺杂步骤，用于执行NMOS核心器件区域的轻掺杂，所述NMOS核心器件轻掺杂步骤将与其源漏反型的离子注入到NMOS核心器件的器件沟道中；
改进的PMOS核心器件轻掺杂步骤，用于执行PMOS核心器件区域的轻掺杂，所述PMOS核心器件轻掺杂步骤将与其源漏反型的离子注入到PMOS核心器件的器件沟道中；NMOS区域n型离子注入步骤，用于执行NMOS区域的n型离子注入；
PMOS区域p型离子注入步骤，用于执行PMOS区域的p型离子注入；
其中，在改进的PMOS核心器件轻掺杂步骤之后不执行NMOS和PMOS输入输出器件的轻掺杂步骤。
2.根据权利要求1所述的逻辑电路制造方法，其特征在于，以输入输出器件需要的离子量为基准进行离子注入，N阱形成步骤形成了核心器件和输入输出器件两者的N阱区域，P阱形成步骤形成了核心器件和输入输出器件两者的P阱区域；此后，在改进的NMOS核心器件轻掺杂步骤和改进的PMOS核心器件轻掺杂步骤中，采取加大能量的环状注入将与源漏反型的离子注入到核心器件的器件沟道之中。
3.根据权利要求1或2所述的逻辑电路制造方法，其特征在于，NMOS区域n型离子注入步骤执行NMOS区域的光刻处理，用来实现在NMOS区域的n型离子注入，同时用光阻挡住PMOS区域，防止离子注入。
4.根据权利要求1或2所述的逻辑电路制造方法，其特征在于，PMOS区域p型离子注入步骤执行PMOS区域的光刻处理，用来实现在PMOS区域的p型离子注入，同时用光阻挡住NMOS区域，防止离子注入。
5.根据权利要求1或2所述的逻辑电路制造方法，其特征在于，所述逻辑电路是由CMOS逻辑器件组成的逻辑电路。
6.一种根据权利要求1至5之一所述的逻辑电路制造方法制成的逻辑电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210507659.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
