[发明专利]一种本地总线数据位宽的转换方法及装置有效
| 申请号: | 201210439679.5 | 申请日: | 2012-11-07 |
| 公开(公告)号: | CN102981801A | 公开(公告)日: | 2013-03-20 |
| 发明(设计)人: | 郑梦蛟;李建国 | 申请(专利权)人: | 迈普通信技术股份有限公司 |
| 主分类号: | G06F9/30 | 分类号: | G06F9/30 |
| 代理公司: | 北京德琦知识产权代理有限公司 11018 | 代理人: | 王民盛;王丽琴 |
| 地址: | 610041 四川省*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本申请公开了一种本地总线数据位宽的转换方法及装置,通过利用CPU的32比特操作指令会自动产生两个16比特的LOCAL BUS操作指令的特点,由可编程逻辑单元通过暂存数据的办法完成16比特/32比特数据的转换,以实现高16比特和低16比特数据的“同时写入”或“同时读出”外设,使位宽转换操作指令对驱动软件来说没有感知。通过本方法实现的窄数据位宽CPU本地总线对宽数据位宽外设芯片的操作指令,可进一步减少驱动软件的工作量,提高CPU操作指令效率,降低系统开销。 | ||
| 搜索关键词: | 一种 本地 总线 数据 转换 方法 装置 | ||
【主权项】:
一种本地总线数据位宽的转换方法,其特征在于,包括:CPU将收到的32比特的写指令转换为两个16比特写操作指令;可编程逻辑单元将CPU第一个16比特写操作指令中的数据和高位地址暂存起来;可编程逻辑单元向CPU发出一个外部地址终止信号/TA终止第一个16比特写操作指令;CPU发出第二个16比特写操作指令至可编程逻辑单元,可编程逻辑单元把暂存的第一个16比特写操作指令的高位地址与第二个16比特写操作指令中的低位地址组合后发送到外设芯片的地址信号引脚上;可编程逻辑单元把CPU发过来的第二个16比特写操作指令中的数据与可编程逻辑单元暂存的第一个16比特写操作指令中的数据发送至外设芯片的32比特数据总线上,然后等待外设芯片发出终止信号Dtack_n;可编程逻辑单元收到外设芯片发过来的Dtack_n后立即终止写操作指令,同时向CPU发出一个/TA信号终止CPU的第二个16比特写操作指令。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于迈普通信技术股份有限公司,未经迈普通信技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210439679.5/,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置





