[发明专利]一种本地总线数据位宽的转换方法及装置

权利要求书

1.一种本地总线数据位宽的转换方法，其特征在于，包括：

CPU将收到的32比特的写指令转换为两个16比特写操作指令;

可编程逻辑单元将CPU第一个16比特写操作指令中的数据和高位地址暂存起来；

可编程逻辑单元向CPU发出一个外部地址终止信号/TA终止第一个16比特写操作指令；

CPU发出第二个16比特写操作指令至可编程逻辑单元，可编程逻辑单元把暂存的第一个16比特写操作指令的高位地址与第二个16比特写操作指令中的低位地址组合后发送到外设芯片的地址信号引脚上；

可编程逻辑单元把CPU发过来的第二个16比特写操作指令中的数据与可编程逻辑单元暂存的第一个16比特写操作指令中的数据发送至外设芯片的32比特数据总线上，然后等待外设芯片发出终止信号Dtack_n；

可编程逻辑单元收到外设芯片发过来的Dtack_n后立即终止写操作指令，同时向CPU发出一个/TA信号终止CPU的第二个16比特写操作指令。

2.根据权利要求1所述的方法，其特征在于，所述CPU将收到的32比特的写操作指令转换为两个16比特写操作指令的方法为：CPU将收到的32比特的写操作指令转换为两个地址按16比特对齐递减的16比特写操作指令。

3.根据权利要求2所述的方法，其特征在于，所述可编程逻辑单元将CPU第一个16比特的写操作指令中的数据和高位地址暂存起来的方法为：可编程逻辑单元将CPU第一个16比特写操作指令中的16比特高位地址通过地址锁存允许端ALE信号写入可编程逻辑单元的地址寄存器中暂存，第一个16比特写指令中的低16比特数据则通过片选信号CSn和写有效信号WRn写入可编程逻辑单元的数据寄存器中暂存。

4.根据权利要求3所述的方法，其特征在于，CPU发出第二个16比特写指令至可编程逻辑单元，可编程逻辑单元把暂存的第一个16比特写指令中的高位地址与第二个16比特写操作指令中的低位地址组合后发送到外设芯片的地址信号引脚上的方法包括：CPU发出第二个16比特写操作指令至可编程逻辑单元，可编程逻辑单元向外设芯片发出CSn、地址选择信号ASn和以及低电平的RWn，同时把暂存的16比特高位地址与第二个16比特写操作指令中的地址信号中的16比特低位地址组合后发送到外设芯片的地址信号引脚上。

5.根据权利要求4所述的方法，其特征在于，可编程逻辑单元把CPU发过来的第二个16比特写操作指令的数据与可编程逻辑单元暂存的第一个16比特写操作指令的数据发送至外设芯片的32比特数据总线上包括：可编程逻辑单元把CPU发过来的高16比特数据与可编程逻辑单元数据寄存器上暂存的低16比特数据组合后发送至外设芯片的32比特数据总线上。

6.一种本地总线数据位宽的转换方法，其特征在于，包括：

CPU将收到的32比特的读指令转换为两个地址按16比特对齐递增的16比特读指令；

CPU发出第一个16比特读指令至可编程逻辑芯片单元，可编程逻辑芯片单元在地址锁存允许端ALE周期将第一个16比特读操作指令中的16比特高位地址暂存起来，随后向外设芯片发出片选信号CSn、地址选择信号ASn和读写选择信号RWn，把暂存的16比特高位地址与所述第一个16比特读操作指令中的16比特低位地址组合后发送到外设芯片的地址信号引脚，启动对外设芯片的32比特读操作指令；

外设芯片把32比特的数据放到数据总线上后，可编程逻辑芯片单元把其中的低16比特数据传输给CPU，把其中的高16比特数据用数据寄存器暂存起来；然后外设芯片通过发出Dtack_n向可编程逻辑芯片单元表示这个32比特的读操作指令完成；

可编程逻辑芯片单元收到外设发出的Dtack_n信号后，则向CPU发出一个/TA信号终止CPU的第一个16比特读操作指令；

CPU向可编程逻辑芯片单元发出第二个16比特读操作指令，可编程逻辑芯片单元把暂存在数据寄存器里的16比特数据发送至CPU，并向CPU发出一个/TA信号终止CPU的第二个16比特读操作指令。

7.根据权利要求1至6任一项所述的方法，其特征在于，所述可编程逻辑单元为复杂可编程逻辑器件CPLD或现场可编程门阵列FPGA。