[发明专利]一种高频时钟占空比测试电路无效
| 申请号： | 201210351414.X | 申请日： | 2012-09-18 |
| 公开（公告）号： | CN103684365A | 公开（公告）日： | 2014-03-26 |
| 发明（设计）人： | 高慧 | 申请（专利权）人： | 北京中电华大电子设计有限责任公司 |
| 主分类号： | H03K5/19 | 分类号： | H03K5/19 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100102 北京市朝阳*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种高频时钟占空比测试电路，利用开关电容结构将时间量转换为电压量，通过电压的量化比较将时钟高低电平时间等比例放大，实现高频时钟信号占空比的准确测试。占空比的测试精度不依赖于实现工艺，只取决于设计精度。 | ||
| 搜索关键词： | 一种 高频 时钟 测试 电路 | ||
【主权项】：
1.一种高频时钟占空比测试电路，其特征在于包括三部分：积分电路，比较电路及控制逻辑，其中：积分电路包括两个开关电容积分单元，每个开关电容积分单元由开关电容充放电电路及源跟随电路组成，一个开关电容积分单元将N个时钟周期内高电平的时间量积分为评估电压Veval，另一个开关电容积分单元在N个时钟周期内保持常通，将此时钟周期内总的时间量积分为参考电压Vtotal，N≥1；比较电路用于将评估电压Veval与参考电压Vtotal的分压![]()
依次进行比较，比较的结果DC TEST通过比较器串行输出，n≥1；控制逻辑产生控制积分电路、比较电路工作的信号CON，以及测试标志信号FLAG，用于标识比较输出信号DC TEST的有效时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中电华大电子设计有限责任公司，未经北京中电华大电子设计有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210351414.X/，转载请声明来源钻瓜专利网。
- 上一篇：电路板
- 下一篇：一种超高频脉冲间隔编码的模拟解码电路
