[发明专利]一种高频时钟占空比测试电路

权利要求书

1.一种高频时钟占空比测试电路，其特征在于包括三部分：积分电路，比较电路及控制逻辑，其中：

积分电路包括两个开关电容积分单元，每个开关电容积分单元由开关电容充放电电路及源跟随电路组成，一个开关电容积分单元将N个时钟周期内高电平的时间量积分为评估电压Veval，另一个开关电容积分单元在N个时钟周期内保持常通，将此时钟周期内总的时间量积分为参考电压Vtotal，N≥1；

比较电路用于将评估电压Veval与参考电压Vtotal的分压依次进行比较，比较

的结果DC TEST通过比较器串行输出，n≥1；

控制逻辑产生控制积分电路、比较电路工作的信号CON，以及测试标志信号FLAG，用于标识比较输出信号DC TEST的有效时间。

2.如权利要求1所述的一种高频时钟占空比测试电路，其特征在于比较电路由分压电阻串、开关阵列及比较器组成，分压电阻串根据设计选择的n值及功耗选择合适的电阻值；开关阵列受控制逻辑控制，依次将电阻串各节点的电压传输至比较器输入端，比较器的另一端连接评估电压Veval，比较器输出的结果为测试信号DC TEST。

3.如权利要求1所述的一种高频时钟占空比测试电路，其特征在于信号CON作为一个开关电容积分单元的输入，产生参考电压Vtotal；信号CON与时钟信号CLK相与作为另一开关电容积分单元的输入，产生评估电压Veval。

4.如权利要求1所述的一种高频时钟占空比测试电路，其特征在于测试时直接测量DC TEST高电平的时间，及FLAG高电平的时间，其比值即为时钟信号的占空比。

5.如权利要求1所述的一种高频时钟占空比测试电路，其特征在于时钟信号的占空比的测试精度不依赖于实现工艺，只取决于设计精度，误差为n的取值根据测试精度的需求确定。