[发明专利]集成测试系统上电复位装置无效
| 申请号： | 201210307565.5 | 申请日： | 2012-08-27 |
| 公开（公告）号： | CN102866755A | 公开（公告）日： | 2013-01-09 |
| 发明（设计）人： | 刘冰;孟升卫;李红杰;付平 | 申请（专利权）人： | 哈尔滨工业大学 |
| 主分类号： | G06F1/24 | 分类号： | G06F1/24 |
| 代理公司： | 哈尔滨市松花江专利商标事务所 23109 | 代理人： | 张果瑞 |
| 地址： | 150001 黑龙*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 集成测试系统上电复位装置，涉及一种集成测试系统上电复位装置。为了解决目前集成测试系统的上电复位可靠性总是存在不稳定的情况的问题。它包括：CPU控制芯片，用于从Flash存储器中启动bootloader初始化CPU的各个寄存器；还用于读取DDR2模块的集成测试系统的各个外设模块的固定地址，并判断所述地址的值是否为预设定值，若否，向所述地址写入预设值，并将复位信号通过PXIe接口模块发送给集成测试系统的各个外设模块，若是，继续启动集成测试系统；PXIe接口模块，用于连接CPU控制芯片与集成测试系统的各个外设模块互相通讯；DDR2模块，用于存储可靠性复位判断标志。用于锂集成测试系统可靠性复位。 | ||
| 搜索关键词： | 集成 测试 系统 复位 装置 | ||
【主权项】：
集成测试系统上电复位装置，其特征在于，它包括CPU控制芯片、PXIe接口模块、DDR2模块和电源模块；CPU控制芯片，用于从Flash存储器中启动bootloader初始化CPU的各个寄存器；还用于读取DDR2模块的集成测试系统的各个外设模块的固定地址，并判断所述地址的值是否为预设定值，若否，向所述地址写入预设值，并将复位信号通过PXIe接口模块发送给集成测试系统的各个外设模块，若是，继续启动集成测试系统；PXIe接口模块，用于连接CPU控制芯片与集成测试系统的各个外设模块互相通讯；DDR2模块，用于存储可靠性复位判断标志信息；电源模块，用于为CPU控制芯片、PXIe接口模块和DDR2模块提供工作电源。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工业大学，未经哈尔滨工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210307565.5/，转载请声明来源钻瓜专利网。
- 上一篇：沥青灌缝机
- 下一篇：基于扭绳驱动的机器人手指
