[发明专利]通过合金键合在背栅接负电压的SOI/MOS器件结构及制造方法有效
| 申请号： | 201210190941.7 | 申请日： | 2012-06-11 |
| 公开（公告）号： | CN102683419A | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | 周昕杰;罗静;陈嘉鹏;王栋;洪根深 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 无锡市大为专利商标事务所 32104 | 代理人： | 殷红梅 |
| 地址： | 214035 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及在背栅接负电压的SOI/MOS器件结构及制造方法，通过将部分耗尽型SOI/MOS器件背部衬底引出，外接负电压，从而改善辐射条件下部分耗尽型SOI/MOS器件的背栅效应。本发明的优点是：此方法不但解决了SOI/MOS器件背部衬底电压不确定的问题，而且在器件制造的过程中不需要对背栅进行额外的工艺加固，简化了工艺步骤。背栅接负压，能够提高部分耗尽型SOI/MOS电路的抗总剂量能力，且对表面其它电路的性能无影响。 | ||
| 搜索关键词： | 通过 合金 背栅接负 电压 soi mos 器件 结构 制造 方法 | ||
【主权项】：
通过合金键合在背栅接负电压的SOI/MOS器件结构，其特征是，包括：二氧化硅埋氧化层（2）位于背部硅衬底（1）上，二氧化硅埋氧化层（2）上设有硅体区（3）、MOS器件的单晶硅源/漏区域（5）、二氧化硅隔离的场区（4），MOS器件的单晶硅源/漏区域（5）位于硅体区（3）的周围，二氧化硅隔离的场区（4）位于MOS器件的单晶硅源/漏区域（5）周围；在硅体区（3）上覆盖有MOS器件的二氧化硅栅介质层（6），所述MOS器件的二氧化硅栅介质层（6）上覆盖有MOS器件的多晶硅栅（7），在MOS器件的单晶硅源/漏区域（5）和MOS器件的多晶硅栅（7）上设有钨合金通孔（9），所述钨合金通孔（9）将MOS器件的有源区与铝金属互连线（8）连接；在MOS器件表面覆盖二氧化硅钝化层（10），在所述背部硅衬底（1）的背部具有合金键合形成的合金接触层（11），接触层（11）通过铝金属互连线（8）与外部提供的负电压相连，为背部硅衬底提供有效的电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210190941.7/，转载请声明来源钻瓜专利网。
- 上一篇：皮肤光学诊断装置及其操作方法
- 下一篇：一种泛化最小信息路径的路由方法
- 同类专利
- 专利分类
