[发明专利]一种大规模集成电路中FinFET的制备方法

摘要

本发明公开了一种大规模集成电路中FinFET的制备方法。本发明方法是一种后栅工艺，利用STI化学机械抛光平面进行第一次假栅的光刻和刻蚀，然后形成源漏，再淀积中间介质层，再次利用化学机械抛光将中间介质层研磨到第一次假栅的顶部，利用干法刻蚀和湿法腐蚀结合的办法去除假栅，并利用中间介质层形成的硬掩膜回刻STI介质，从而仅仅在栅电极的区域形成Fin结构，此后进行真实的栅介质和栅电极材料的淀积，完成最终器件结构。该方法可以获得很平整的栅线条光刻平面，同时避免了栅材料在Fin侧墙上的残留问题。此外，本发明还能有效地集成高K金属栅工艺，避免电学等效厚度增加和功函数漂移，从而获得优良的器件特性。

主权项

一种FinFET制备方法，包括以下步骤：1)在体硅衬底上形成STI隔离层，然后对有源区进行阱注入和沟道掺杂离子注入并退火；2)将有源区硅表面露出，淀积牺牲栅氧化层，在牺牲栅氧化层上形成假栅，假栅顶部覆盖二氧化硅和氮化硅的复合硬掩膜；3)去掉源漏区上覆盖的牺牲栅氧化层，淀积薄层氮化硅作为源漏区的注入掩膜进行源漏LDD和halo注入，并进行毫秒级闪耀式快速退火；4)淀积氮化硅，进行光刻，以光刻胶为掩膜各向异性干法刻蚀氮化硅，形成假栅的氮化硅侧墙，将源漏区的硅台露出，然后对源漏区硅台周围的STI隔离层进行回刻；5)去除光刻胶，以露出的硅台作为子晶窗口进行源漏外延生长，接着进行源漏追加注入和毫秒级闪耀式退火，形成源漏区；6)淀积二氧化硅，使得硅片表面完全被覆盖；然后以假栅顶部的氮化硅作为停止层，利用化学机械抛光进行二氧化硅减薄和平坦化；接着对二氧化硅进行干法刻蚀回刻，回刻至假栅高度的三分之一到二分之一处；7)淀积氮化硅，利用化学机械抛光进行氮化硅减薄，停止在假栅顶部的二氧化硅层上或者多晶硅假栅上；利用剩余的氮化硅作为硬掩膜，去除假栅，露出假栅下的STI隔离层；对该部分STI隔离层进行干法刻蚀回刻，形成Fin形沟道区；8)腐蚀去掉Fin形沟道区顶部和侧面上残留的二氧化硅，进行真实栅介质和栅电极材料的淀积，完成器件结构。